本文主要是介绍DDR3的DQS_p/n信号电平摆幅变化不一致现象，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
环境： zynq7100, MT41J64M16
现象：
（1） 处理器读DDR3的操作，DQS_p/n信号与DQn信号一道，由DDR3发出，处理器接收。
测量发现，DQS信号电平摆幅低低高高的现象，摆幅高时能达到正常摆幅要求，低时只是正常摆幅的一半左右。
（2） 处理器写DDR3的操作，DQS_p/n与DQn一道，由处理器发出，DDR3接收。
测量信号正常，DQS信号差分摆幅一致，电平摆幅满足要求。
问题结论：细致测试发现，在读取DDR3的操作中，ODT信号有被处理器驱动变化的情况，这不符合DDR3手册中关于READ Operation时，ODT不允许变化的要求。
做出修改后，问题解决，READ操作时，DQS信号摆幅一致了。
这篇关于DDR3的DQS_p/n信号电平摆幅变化不一致现象的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
