dqs专题

DDR3的DQS_p/n信号电平摆幅变化不一致现象

环境: zynq7100,  MT41J64M16 现象: (1) 处理器读DDR3的操作,DQS_p/n信号与DQn信号一道,由DDR3发出,处理器接收。 测量发现,DQS信号电平摆幅低低高高的现象,摆幅高时能达到正常摆幅要求,低时只是正常摆幅的一半左右。 (2) 处理器写DDR3的操作,DQS_p/n与DQn一道,由处理器发出,DDR3接收。 测量信号正常,DQS信号差分摆幅一