FPGA——三速自适应以太网设计(2)GMII与RGMII接口

2024-03-07 12:04

本文主要是介绍FPGA——三速自适应以太网设计(2)GMII与RGMII接口,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

FPGA——以太网设计(2)GMII与RGMII

  • 基础知识
    • (1)GMII
    • (2)RGMII
    • (3)IDDR
  • GMII设计转RGMII接口
  • 跨时钟传输模块

基础知识

(1)GMII

GMII:发送端时钟由MAC端提供
在这里插入图片描述
下降沿变化数据,上升沿采集数据
在这里插入图片描述

(2)RGMII

时钟是双沿采样

RGMII:ETH_RXCTL线同时表示有效和错误,有效和错误位相异或得到。
在这里插入图片描述
时钟偏移,方便采样
在这里插入图片描述

(3)IDDR

IDDR的三种模式
在这里插入图片描述

GMII设计转RGMII接口

千兆网:
输入和输出的时候,GMII的8位数据,先在时钟上升沿通过RGMII接口处理低四位,再在时钟的下降沿继续处理高四位。

百兆网:
只在时钟的上升沿通过RGMII接口处理低四位,下个时钟上升沿再处理高四位。所以在上升沿和下降沿都输入输出同一个数据就行。

module RGMII_Tri(/*--------rgmii port--------*/input           i_rxc           ,input  [3 :0]   i_rxd           ,input           i_rx_ctl        ,output          o_txc           ,output [3 :0]   o_txd           ,output          o_tx_ctl        ,/*--------data port--------*/output          o_rxc           ,input   [7 :0]  i_send_data     ,input           i_send_valid    ,output  [7 :0]  o_rec_data      ,output          o_rec_valid     ,output          o_rec_end       ,output  [1:0]   o_speed         ,output          o_link          
);reg  [7 :0]         ri_send_data =0 ;
reg                 ri_send_valid=0 ;
reg  [7 :0]         ro_rec_data = 0 ; 
reg                 ro_rec_valid= 0 ; 
reg                 ro_rec_end  = 0 ; 
reg                 r_cnt_10_100= 0 ; 
reg                 r_tx_cnt_10_100 = 0 ;
reg  [1 :0]         ro_speed=0      ;
reg                 ro_link =0      ;
reg  [1 :0]         r_rec_valid=0   ;wire                w_rxc_bufr      ;
wire                w_rxc_bufio     ;
wire                w_rxc_idelay    ;
wire [3 :0]         w_rxd_ibuf      ;
wire                w_rx_ctl_ibuf   ;
(* mark_debug = "true" *)wire [7 :0]         w_rec_data      ;
(* mark_debug = "true" *)wire [1 :0]         w_rec_valid     ;
wire [3 :0]         w_send_d1       ;
wire [3 :0]         w_send_d2       ;
wire                w_send_valid    ;
wire                i_speed1000     ;
wire                w_txc           ;  assign w_txc    = ~w_rxc_bufr;
assign o_rxc    = w_rxc_bufr;
assign o_speed  = ro_speed   ;
assign o_link   = ro_link    ;
assign i_speed1000 = ro_speed == 2'b10 ? 1 : 0;
assign o_rec_data  = ro_rec_data ;
assign o_rec_valid = ro_rec_valid;
assign o_rec_end   = ro_rec_end  ;OBUF #(.DRIVE           (12             ),   // Specify the output drive strength.IOSTANDARD      ("DEFAULT"      ), // Specify the output I/O standard.SLEW            ("SLOW"         ) // Specify the output slew rate
) OBUF_inst (.O               (o_txc          ),     // Buffer output (connect directly to top-level port).I               (w_txc          )      // Buffer input 
);// ODDR #(
//    .DDR_CLK_EDGE    ("OPPOSITE_EDGE"    ), // "OPPOSITE_EDGE" or "SAME_EDGE" 
//    .INIT            (1'b0               ),    // Initial value of Q: 1'b0 or 1'b1
//    .SRTYPE          ("SYNC"             ) // Set/Reset type: "SYNC" or "ASYNC" 
// ) ODDR_inst (
//    .Q               (o_txc              ),   // 1-bit DDR output
//    .C               (w_rxc_bufr         ),   // 1-bit clock input
//    .CE              (1                  ), // 1-bit clock enable input
//    .D1              (0                  ), // 1-bit data input (positive edge)
//    .D2              (1                  ), // 1-bit data input (negative edge)
//    .R               (0                  ),   // 1-bit reset
//    .S               (0                  )    // 1-bit set
// );BUFIO BUFIO_inst (.O               (w_rxc_bufio   ),.I               (i_rxc  ) 
);BUFR #(.BUFR_DIVIDE     ("BYPASS"       ), .SIM_DEVICE      ("7SERIES"      )  
)
BUFR_inst (.O               (w_rxc_bufr     ), .CE              (1              ), .CLR             (0              ), .I               (i_rxc   )  
);// (* IODELAY_GROUP = "rgmii" *)
// IDELAYCTRL IDELAYCTRL_U0 (
//    .RDY             (RDY),       // 1-bit output: Ready output
//    .REFCLK          (REFCLK), // 1-bit input: Reference clock input
//    .RST             (RST)        // 1-bit input: Active high reset input
// );// (* IODELAY_GROUP = "rgmii" *)
// IDELAYE2 #(
//    .CINVCTRL_SEL            ("FALSE"        ),          // Enable dynamic clock inversion (FALSE, TRUE)
//    .DELAY_SRC               ("IDATAIN"      ),           // Delay input (IDATAIN, DATAIN)
//    .HIGH_PERFORMANCE_MODE   ("FALSE"        ), // Reduced jitter ("TRUE"), Reduced power ("FALSE")
//    .IDELAY_TYPE             ("FIXED"        ),           // FIXED, VARIABLE, VAR_LOAD, VAR_LOAD_PIPE
//    .IDELAY_VALUE            (0              ),                // Input delay tap setting (0-31) 0.15625
//    .PIPE_SEL                ("FALSE"        ),              // Select pipelined mode, FALSE, TRUE
//    .REFCLK_FREQUENCY        (200.0          ),        // IDELAYCTRL clock input frequency in MHz (190.0-210.0, 290.0-310.0).
//    .SIGNAL_PATTERN          ("DATA"         )          // DATA, CLOCK input signal
// )
// IDELAYE2_inst (
//    .CNTVALUEOUT             (), // 5-bit output: Counter value output
//    .DATAOUT                 (w_rxc_idelay   ),         // 1-bit output: Delayed data output
//    .C                       (),                     // 1-bit input: Clock input
//    .CE                      (),                   // 1-bit input: Active high enable increment/decrement input
//    .CINVCTRL                (),       // 1-bit input: Dynamic clock inversion input
//    .CNTVALUEIN              (),   // 5-bit input: Counter value input
//    .DATAIN                  (),           // 1-bit input: Internal delay data input
//    .IDATAIN                 (i_rxc          ),         // 1-bit input: Data input from the I/O
//    .INC                     (),                 // 1-bit input: Increment / Decrement tap delay input
//    .LD                      (),                   // 1-bit input: Load IDELAY_VALUE input
//    .LDPIPEEN                (),       // 1-bit input: Enable PIPELINE register to load data input
//    .REGRST                  ()            // 1-bit input: Active-high reset tap-delay input
// );genvar rxd_i;
generate for(rxd_i = 0 ;rxd_i < 4 ;rxd_i = rxd_i + 1)
beginIBUF #(.IBUF_LOW_PWR    ("TRUE"        ),  .IOSTANDARD      ("DEFAULT"     )) IBUF_U (.O               (w_rxd_ibuf[rxd_i] ),     // Buffer output.I               (i_rxd[rxd_i]      )      // Buffer input (connect directly to top-level port));IDDR #(.DDR_CLK_EDGE   ("SAME_EDGE_PIPELINED"    ),.INIT_Q1        (1'b0                     ),.INIT_Q2        (1'b0                     ),.SRTYPE         ("SYNC"                   ) )   IDDR_u0     (   .Q1             (w_rec_data[rxd_i]          ), // 1-bit output for positive edge of clock .Q2             (w_rec_data[rxd_i +4]       ), // 1-bit output for negative edge of clock.C              (w_rxc_bufio                ),  .CE             (1                          ),.D              (w_rxd_ibuf[rxd_i]          ),  .R              (0                          ),   .S              (0                          )   );
end
endgenerateIBUF #(.IBUF_LOW_PWR    ("TRUE"                    ),  .IOSTANDARD      ("DEFAULT"                 )
)           
IBUF_U          
(           .O               (w_rx_ctl_ibuf             ),     // Buffer output.I               (i_rx_ctl                  )      // Buffer input (connect directly to top-level port)
);IDDR #(.DDR_CLK_EDGE   ("SAME_EDGE_PIPELINED"      ),.INIT_Q1        (1'b0                       ),.INIT_Q2        (1'b0                       ),.SRTYPE         ("SYNC"                     ) 
)   
IDDR_u0     
(   .Q1             (w_rec_valid[0]             ), // 1-bit output for positive edge of clock .Q2             (w_rec_valid[1]             ), // 1-bit output for negative edge of clock.C              (w_rxc_bufio                ),  .CE             (1                          ),.D              (w_rx_ctl_ibuf              ),  .R              (0                          ),   .S              (0                          )   
);always@(posedge w_rxc_bufr)
beginif(!i_speed1000 && (&w_rec_valid))r_cnt_10_100 <= r_cnt_10_100 + 1;else r_cnt_10_100 <= 'd0;
end always@(posedge w_rxc_bufr)
beginif(&w_rec_valid && i_speed1000)ro_rec_valid <= 'd1;else ro_rec_valid <= r_cnt_10_100;
endalways@(posedge w_rxc_bufr)
beginif(i_speed1000)ro_rec_data <= w_rec_data;else ro_rec_data <= {w_rec_data[3:0],ro_rec_data[7:4]};
endalways@(posedge w_rxc_bufr)
beginr_rec_valid <= w_rec_valid;
endalways@(posedge w_rxc_bufr)
beginif(!w_rec_valid && r_rec_valid)ro_rec_end <= 'd1;else ro_rec_end <= 'd0;
endalways@(posedge w_rxc_bufr)
beginif(w_rec_valid == 'd0) beginro_speed <= w_rec_data[2:1];ro_link  <= w_rec_data[0];end else beginro_speed <= ro_speed;ro_link  <= ro_link ;end
end/*---------rgmii send--------*/
always@(posedge w_rxc_bufr)
beginri_send_data  <= i_send_data;ri_send_valid <= i_send_valid;
endalways@(posedge w_rxc_bufr)
beginif(i_send_valid)r_tx_cnt_10_100 <= r_tx_cnt_10_100 + 1;else r_tx_cnt_10_100 <= 'd0;
endgenvar txd_i;
generate for(txd_i = 0 ;txd_i < 4 ; txd_i = txd_i + 1)
beginassign w_send_d1[txd_i] = i_speed1000 ? i_send_data[txd_i]     :  r_tx_cnt_10_100 == 0 ? i_send_data[txd_i] : ri_send_data[txd_i + 4];assign w_send_d2[txd_i] = i_speed1000 ? i_send_data[txd_i + 4] : r_tx_cnt_10_100 == 0 ? i_send_data[txd_i] : ri_send_data[txd_i + 4];ODDR #(.DDR_CLK_EDGE    ("OPPOSITE_EDGE"       ),.INIT            (1'b0                  ),.SRTYPE          ("SYNC"                ) ) ODDR_u (.Q               (o_txd[txd_i]          ),  .C               (w_txc                 ),.CE              (1                     ),.D1              (w_send_d1[txd_i]      ),    .D2              (w_send_d2[txd_i]      ),    .R               (0                     ),.S               (0                     ) );
end
endgenerateassign w_send_valid = i_speed1000 ? i_send_valid : i_send_valid | ri_send_valid;ODDR#(.DDR_CLK_EDGE    ("OPPOSITE_EDGE"       ),.INIT            (1'b0                  ),.SRTYPE          ("SYNC"                ) 
)
ODDR_uu0 
(.Q               (o_tx_ctl              ),  .C               (w_txc                 ),.CE              (1                     ),.D1              (w_send_valid          ),    .D2              (w_send_valid          ),    .R               (0                     ),.S               (0                     ) 
);endmodule

跨时钟传输模块

module RGMII_RAM(input               i_udp_stack_clk ,input  [7 :0]       i_GMII_data     ,input               i_GMII_valid    ,output [7 :0]       o_GMII_data     ,output              o_GMII_valid    ,input               i_rxc           ,input               i_speed1000     ,output  [7 :0]      o_send_data     ,output              o_send_valid    ,input   [7 :0]      i_rec_data      ,input               i_rec_valid     ,input               i_rec_end       
);/***************function**************//***************parameter*************//***************port******************/             /***************mechine***************//***************reg*******************/
reg  [10:0]             r_ram_addr_A=0      ;
reg  [10:0]             r_rec_len   =0      ;
reg                     r_ram_en_B  =0      ;
reg                     r_ram_en_B_1d=0      ;
reg                     r_ram_en_B_2d=0      ;
reg  [10:0]             r_ram_addr_B=0      ;
reg                     r_fifo_wr_en=0      ;
reg                     r_fifo_rd_en=0      ;
reg                     ri_rec_en   =0      ;
reg                     r_read_run  =0      ;
reg  [10:0]             r_read_cnt  =0      ;
reg  [7 :0]             ro_GMII_data =0     ;
reg                     ro_GMII_valid=0     ;
reg  [10:0]             r_tx_ram_addr_A=10  ;
reg  [10:0]             r_tx_len=10         ;
reg                     r_tx_fifo_wren=0    ;
reg                     ri_GMII_valid=0     ;
reg                     r_tx_ram_en_B=0     ;
reg  [10:0]             r_tx_ram_addr_B=0   ;
reg                     r_tx_fifo_rden=0    ;
reg                     r_tx_read_run=0     ;
reg  [10:0]             r_tx_cnt =0         ;
reg  [7 :0]             ro_send_data =0     ;
reg                     ro_send_valid=0     ;
reg                     w_rxc=0             ;
reg                     ri_rec_end=0        ;
reg                     ro_send_valid_1d=0  ;/***************wire******************/
wire [7 :0]             w_ram_dout_B    ;
wire [10:0]             w_fifo_dout     ;
wire                    w_fifo_full     ;
wire                    w_fifo_empty    ;
wire [7 :0]             w_tx_ram_dout   ;
wire [10:0]             w_tx_fifo_dout  ;
wire                    w_tx_fifo_full  ;
wire                    w_tx_fifo_empty ;/***************component*************/
RAM_8_1600 RAM_8_1600_U0 (.clka             (i_rxc          ),    // input wire clka.ena              (i_rec_valid    ),      // input wire ena.wea              (i_rec_valid    ),      // input wire [0 : 0] wea.addra            (r_ram_addr_A   ),  // input wire [10 : 0] addra.dina             (i_rec_data     ),    // input wire [7 : 0] dina.douta            (               ),  // output wire [7 : 0] douta.clkb             (i_udp_stack_clk),    // input wire clkb.enb              (r_ram_en_B     ),      // input wire enb.web              (0              ),      // input wire [0 : 0] web.addrb            (r_ram_addr_B   ),  // input wire [10 : 0] addrb.dinb             (0              ),    // input wire [7 : 0] dinb.doutb            (w_ram_dout_B   )  // output wire [7 : 0] doutb
);FIFO_ASYNC_11_64 FIFO_ASYNC_11_64_u0 (.wr_clk           (i_rxc          ),  // input wire wr_clk.rd_clk           (i_udp_stack_clk),  // input wire rd_clk.din              (r_rec_len      ),        // input wire [10 : 0] din.wr_en            (r_fifo_wr_en   ),    // input wire wr_en.rd_en            (r_fifo_rd_en   ),    // input wire rd_en.dout             (w_fifo_dout    ),      // output wire [10 : 0] dout.full             (w_fifo_full    ),      // output wire full.empty            (w_fifo_empty   )    // output wire empty
);RAM_8_1600 RAM_8_1600_tx_U0 (.clka             (i_udp_stack_clk    ),    // input wire clka.ena              (i_GMII_valid       ),      // input wire ena.wea              (i_GMII_valid       ),      // input wire [0 : 0] wea.addra            (r_tx_ram_addr_A    ),  // input wire [10 : 0] addra.dina             (i_GMII_data        ),    // input wire [7 : 0] dina.douta            (),  // output wire [7 : 0] douta.clkb             (i_rxc              ),    // input wire clkb.enb              (r_tx_ram_en_B      ),      // input wire enb.web              (0                  ),      // input wire [0 : 0] web.addrb            (r_tx_ram_addr_B    ),  // input wire [10 : 0] addrb.dinb             (0                  ),    // input wire [7 : 0] dinb.doutb            (w_tx_ram_dout      )  // output wire [7 : 0] doutb
);FIFO_ASYNC_11_64 FIFO_ASYNC_11_64_tx_u0 (.wr_clk           (i_udp_stack_clk    ),  // input wire wr_clk.rd_clk           (i_rxc              ),  // input wire rd_clk.din              (r_tx_len           ),        // input wire [10 : 0] din.wr_en            (r_tx_fifo_wren     ),    // input wire wr_en.rd_en            (r_tx_fifo_rden     ),    // input wire rd_en.dout             (w_tx_fifo_dout     ),      // output wire [10 : 0] dout.full             (w_tx_fifo_full     ),      // output wire full.empty            (w_tx_fifo_empty    )    // output wire empty
);/***************assign****************/
assign o_GMII_data  = ro_GMII_data  ;
assign o_GMII_valid = ro_GMII_valid ;
assign o_send_data  = ro_send_data  ;
assign o_send_valid = ro_send_valid_1d ;/***************always****************/
/*--------rgmii--------*/
always@(posedge i_rxc)
beginif(i_rec_valid)r_ram_addr_A <= r_ram_addr_A + 1;else if(i_rec_end)r_ram_addr_A <= 'd0;else r_ram_addr_A <= r_ram_addr_A;
endalways@(posedge i_rxc)
beginif(i_rec_valid)r_rec_len <= r_ram_addr_A + 1;else r_rec_len <= r_rec_len;
endalways@(posedge i_rxc)
beginri_rec_end <= i_rec_end;
endalways@(posedge i_rxc)
beginif(i_rec_end & !ri_rec_end)r_fifo_wr_en <= 'd1;else r_fifo_wr_en <= 'd0;
endalways@(posedge i_rxc)
beginif(r_tx_cnt == w_tx_fifo_dout)r_tx_read_run <= 'd0;else if(!w_tx_fifo_empty)r_tx_read_run <= 'd1;else r_tx_read_run <= r_tx_read_run;
endalways@(posedge i_rxc)
beginif(!r_tx_read_run && !w_tx_fifo_empty)r_tx_fifo_rden <= 'd1;else r_tx_fifo_rden <= 'd0;
endalways@(posedge i_rxc)
beginendalways@(posedge i_rxc)
beginif(i_speed1000)if(r_tx_cnt == w_tx_fifo_dout)r_tx_ram_en_B <= 'd0;else if(r_tx_fifo_rden)r_tx_ram_en_B <= 'd1;else r_tx_ram_en_B <= r_tx_ram_en_B;else if(r_tx_ram_en_B)r_tx_ram_en_B <= 'd0;else if(r_tx_fifo_rden || r_tx_read_run)r_tx_ram_en_B <= 'd1;else r_tx_ram_en_B <= 'd0;
endalways@(posedge i_rxc)
beginif(r_tx_ram_en_B)r_tx_ram_addr_B <= r_tx_ram_addr_B + 1;else r_tx_ram_addr_B <= 'd0;
endalways@(posedge i_rxc)
beginif(r_tx_ram_en_B)r_tx_cnt <= r_tx_cnt + 1;else r_tx_cnt <= 'd0;
endalways@(posedge i_rxc)
beginro_send_data  <= w_tx_ram_dout;ro_send_valid <= r_tx_ram_en_B;
end
/*--------udp--------*/
always@(posedge i_udp_stack_clk)
beginif(r_read_cnt == w_fifo_dout)r_read_run <= 'd0;else if(!w_fifo_empty)r_read_run <= 'd1;else r_read_run <= r_read_run;
endalways@(posedge i_udp_stack_clk)
beginif(!r_read_run && !w_fifo_empty)r_fifo_rd_en <= 'd1;else r_fifo_rd_en <= 'd0;
endalways@(posedge i_udp_stack_clk)
beginif(r_read_cnt == w_fifo_dout)    r_read_cnt <= 'd0;else if(r_ram_en_B)       r_read_cnt <= r_read_cnt + 1;else r_read_cnt <= r_read_cnt;
endalways@(posedge i_udp_stack_clk)
beginif(r_read_cnt == w_fifo_dout)r_ram_en_B <= 'd0;else if(r_fifo_rd_en)  r_ram_en_B <= 'd1;elser_ram_en_B <= r_ram_en_B;
endalways@(posedge i_udp_stack_clk)
beginif(r_ram_en_B)r_ram_addr_B <= r_ram_addr_B + 1;else r_ram_addr_B <= 'd0;
endalways@(posedge i_udp_stack_clk)
beginr_ram_en_B_1d <= r_ram_en_B;ro_GMII_data  <= w_ram_dout_B;r_ram_en_B_2d <= r_ram_en_B_1d;
endalways@(posedge i_udp_stack_clk)
beginif(!r_ram_en_B & r_ram_en_B_1d)ro_GMII_valid <= 'd0;else if(r_ram_en_B_1d & !r_ram_en_B_2d)ro_GMII_valid <= 'd1;else ro_GMII_valid <= ro_GMII_valid;
endalways@(posedge i_udp_stack_clk)
beginif(i_GMII_valid)r_tx_ram_addr_A <= r_tx_ram_addr_A + 1;else r_tx_ram_addr_A <= 'd0;
endalways@(posedge i_udp_stack_clk)
beginif(i_GMII_valid)r_tx_len <= r_tx_ram_addr_A;else r_tx_len <= r_tx_len;
endalways@(posedge i_udp_stack_clk)
beginri_GMII_valid <= i_GMII_valid;ro_send_valid_1d <= ro_send_valid;
end      always@(posedge i_udp_stack_clk)
beginif(!i_GMII_valid & ri_GMII_valid)r_tx_fifo_wren <= 'd1;else r_tx_fifo_wren <= 'd0;
endendmodule

有问题可以加企鹅群 658476482 交流

这篇关于FPGA——三速自适应以太网设计(2)GMII与RGMII接口的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/783454

相关文章

不懂推荐算法也能设计推荐系统

本文以商业化应用推荐为例,告诉我们不懂推荐算法的产品,也能从产品侧出发, 设计出一款不错的推荐系统。 相信很多新手产品,看到算法二字,多是懵圈的。 什么排序算法、最短路径等都是相对传统的算法(注:传统是指科班出身的产品都会接触过)。但对于推荐算法,多数产品对着网上搜到的资源,都会无从下手。特别当某些推荐算法 和 “AI”扯上关系后,更是加大了理解的难度。 但,不了解推荐算法,就无法做推荐系

怎么让1台电脑共享给7人同时流畅设计

在当今的创意设计与数字内容生产领域,图形工作站以其强大的计算能力、专业的图形处理能力和稳定的系统性能,成为了众多设计师、动画师、视频编辑师等创意工作者的必备工具。 设计团队面临资源有限,比如只有一台高性能电脑时,如何高效地让七人同时流畅地进行设计工作,便成为了一个亟待解决的问题。 一、硬件升级与配置 1.高性能处理器(CPU):选择多核、高线程的处理器,例如Intel的至强系列或AMD的Ry

基于51单片机的自动转向修复系统的设计与实现

文章目录 前言资料获取设计介绍功能介绍设计清单具体实现截图参考文献设计获取 前言 💗博主介绍:✌全网粉丝10W+,CSDN特邀作者、博客专家、CSDN新星计划导师,一名热衷于单片机技术探索与分享的博主、专注于 精通51/STM32/MSP430/AVR等单片机设计 主要对象是咱们电子相关专业的大学生,希望您们都共创辉煌!✌💗 👇🏻 精彩专栏 推荐订阅👇🏻 单片机

Java 后端接口入参 - 联合前端VUE 使用AES完成入参出参加密解密

加密效果: 解密后的数据就是正常数据: 后端:使用的是spring-cloud框架,在gateway模块进行操作 <dependency><groupId>com.google.guava</groupId><artifactId>guava</artifactId><version>30.0-jre</version></dependency> 编写一个AES加密

SprinBoot+Vue网络商城海鲜市场的设计与实现

目录 1 项目介绍2 项目截图3 核心代码3.1 Controller3.2 Service3.3 Dao3.4 application.yml3.5 SpringbootApplication3.5 Vue 4 数据库表设计5 文档参考6 计算机毕设选题推荐7 源码获取 1 项目介绍 博主个人介绍:CSDN认证博客专家,CSDN平台Java领域优质创作者,全网30w+

单片机毕业设计基于单片机的智能门禁系统的设计与实现

文章目录 前言资料获取设计介绍功能介绍程序代码部分参考 设计清单具体实现截图参考文献设计获取 前言 💗博主介绍:✌全网粉丝10W+,CSDN特邀作者、博客专家、CSDN新星计划导师,一名热衷于单片机技术探索与分享的博主、专注于 精通51/STM32/MSP430/AVR等单片机设计 主要对象是咱们电子相关专业的大学生,希望您们都共创辉煌!✌💗 👇🏻 精彩专栏 推荐订

Spring的设计⽬标——《Spring技术内幕》

读《Spring技术内幕》第二版,计文柯著。 如果我们要简要地描述Spring的设计⽬标,可以这么说,Spring为开发者提供的是⼀个⼀站式的轻量级应⽤开发框架(平台)。 作为平台,Spring抽象了我们在 许多应⽤开发中遇到的共性问题;同时,作为⼀个轻量级的应⽤开发框架,Spring和传统的J2EE开发相⽐,有其⾃⾝的特点。 通过这些⾃⾝的特点,Spring充分体现了它的设计理念:在

java线程深度解析(一)——java new 接口?匿名内部类给你答案

http://blog.csdn.net/daybreak1209/article/details/51305477 一、内部类 1、内部类初识 一般,一个类里主要包含类的方法和属性,但在Java中还提出在类中继续定义类(内部类)的概念。 内部类的定义:类的内部定义类 先来看一个实例 [html]  view plain copy pu

开题报告中的研究方法设计:AI能帮你做什么?

AIPaperGPT,论文写作神器~ https://www.aipapergpt.com/ 大家都准备开题报告了吗?研究方法部分是不是已经让你头疼到抓狂? 别急,这可是大多数人都会遇到的难题!尤其是研究方法设计这一块,选定性还是定量,怎么搞才能符合老师的要求? 每次到这儿,头脑一片空白。 好消息是,现在AI工具火得一塌糊涂,比如ChatGPT,居然能帮你在研究方法这块儿上出点主意。是不

创业者该如何设计公司的股权架构

本文来自七八点联合IT橘子和车库咖啡的一系列关于设计公司股权结构的讲座。 主讲人何德文: 在公司发展的不同阶段,创业者都会面临公司股权架构设计问题: 1.合伙人合伙创业第一天,就会面临股权架构设计问题(合伙人股权设计); 2.公司早期要引入天使资金,会面临股权架构设计问题(天使融资); 3.公司有三五十号人,要激励中层管理与重要技术人员和公司长期走下去,会面临股权架构设计问题(员工股权激