fpga专题
DDS信号的发生器（验证篇）——FPGA学习笔记8
前言：第一部分详细讲解DDS核心框图，还请读者深入阅读第一部分，以便理解DDS核心思想 三刷小梅哥视频总结！ 小梅哥https://www.corecourse.com/lander 一、DDS简介 DDS（Direct Digital Synthesizer）即数字合成器，是一种新型的频率合成技术，具有低成本、低功耗、高分辨率、频率转换时间短、相位连续性好等优点，对数字信
![[FPGA][基础模块]跨时钟域传播脉冲信号](/front/images/it_default.gif)
[FPGA][基础模块]跨时钟域传播脉冲信号
clk_a 周期为10ns clk_b 周期为34ns 代码: module pulse(input clk_a,input clk_b,input signal_a,output reg signal_b);reg [4:0] signal_a_widen_maker = 0;reg signal_a_widen;always @(posedge clk_a)if(signal_a)
xilinx FPGA 串口设计笔记
xilinx FPGA 串口设计笔记 在设计中，需要用 FPGA 读取 GPS 内部的信息，GPS 的通信方式为串口，所以在 FPGA 中移植了串口程序。 本次移植的程序源代码是特权的串口程序，本以为移植应该很快就能完成， 但其中还是 出了一写小问题，耽误了不少的时间，下面将问题进行一个总结！ 以下是串口的时序： 在设计中，耽误时间最长的问题就是数据老是出错，为了找出问题
FPGA学习网站推荐
FPGA学习网站推荐 本文首发于公众号：FPGA开源工坊 引言 FPGA的学习主要分为以下两部分 语法领域内知识 做FPGA开发肯定要首先去学习相应的编程语言，FPGA开发目前在国内采用最多的就是使用Verilog做开发，其次还有一些遗留下来的项目会采用VHDL做开发，现在有一部分公司也开始使用System Verilog做开发。当然还有极少一部分公司会采用HLS，SpinalHDL，C
FPGA结构相关简介
一、芯片分类 FPGA属于数字芯片的一种，下面是根据世界半导体贸易统计协会WSTS的一个半导体分类，可以看到FPGA所属的类别。 二、FPGA的发展史 下图为FPGA的发展历史 三、FPGA的结构分类 下面是从三个角度进行划分 四、参考资料 《FPGA原理与结构》——天野英晴
FPGA静态时序分析工具
1.Xilinx FPGA 使用Vivado 2.Altera FPGA 使用Quartus 3.Actel FPGA 使用Libero 4.Lattice FPGA使用Diamond 5.Synopsys 公司的Prime Time 6.Cadence 公司的Pearl
关于FPGA的浮点数处理 III
关于FPGA的浮点数处理 III 语言 ：System Verilg EDA工具：ISE、Vivado、Quartus II 关于FPGA的浮点数处理 III一、引言二、单精度浮点数运算的FPGA实现1. 单精度浮点数的加法FPGA实现（1）实现代码（FpAdd模块）（2）代码分析 2. 单精度浮点数的乘法FPGA实现（1）实现代码（FpMul模块）（2）代码分析 三、结尾
关于FPGA的浮点数处理 II
关于FPGA的浮点数处理 II 语言 ：Verilg HDL 、VHDL EDA工具：ISE、Vivado、Quartus II 关于FPGA的浮点数处理 II一、引言二、浮点数运算的FPGA实现1. 有符号数整数转单精度浮点数（1）实现代码（Int2Fp模块）（2）代码分析 2. 单精度浮点数转有符号数整数（1）实现代码（Fp2Int模块）（2）代码分析 三、结尾
X86+FPGA, NXP+FPGA：工控稳“固”之选 赋能CPCI/VPX智能轨交新变革
工业IPC在目前大时代背景下面临机遇,但挑战同样也不少。在轨道交通领域，工控机必须具备高可靠性和稳定性，能够在复杂且严苛的工作环境中长时间无故障运行；需要满足严格的实时性和响应性能要求，确保能够迅速准确地处理传感器信号和控制指令。 现实与挑战 高速轨道交通应用需要一种更高性能、更加可靠的计算平台，这个平台需要能够承受高强度的振动环境、易于扩展，以及更短的平均修复时间（MTTR）,传统的IPC无
『FPGA通信接口』LVDS接口(4)LVDS接收端设计
文章目录 1.LVDS接收端概述2逻辑框图3.xapp855训练代码解读4.接收端发送端联调5.传送门 1.LVDS接收端概述 接收端的传输模型各个属性应该与LVDS发送端各属性一致，例如，如果用于接收CMOS图像传感器的图像数据，则接收端程序的串化因子、通道个数等将要与设备一致。在硬件设计上，LVDS时钟线和LVDS数据线应该等长设计，但由于布线制板工艺的影响，难免数据线和
基于 NXP LS1046 +FPGA系列 CPCI 架构轨道交通专用板卡
基于 NXP LS1046 系列 CPCI 架构轨道板卡 该产品是一款 CPCI 无风扇架构的高可靠性板卡，CPU 选用 NXP LS1046A 系统平台，支持嵌入式 Linux 或者标准 Ubuntu Linux 、凝思等操作系统，轨道交通 EMC 及宽温级别设计，板载多路 M12 高速以太网接口，适用于轨道交通、等领域。 主要特点 ◆ 基于 NXP 公司的 LS1046A 处理器，
『FPGA通信接口』LVDS接口(2)硬件设计
文章目录 1.LVDS原理2.xilinx器件对于LVDS的支持3.LVDS信号PCB布线要求4.传送门 1.LVDS原理 如上图所LVDS的工作原理示意图，其Driver驱动器由一个恒流源是LVDS发送端（通常为 3.5mA）驱动一对差分信号线组成。驱动状态会翻转就产生正负电压的变化，在接收端表现为01状态切换。在接收端有一个高的直流输入阻抗（几乎不会消耗电流），所以几
【西西学FPGA】Lesson2
FPGA 16.2.28 第二讲 Verilog语法（上）杨亮老师 1 位宽 数据所需的二进制表示的位数；位宽不对时，赋值取低位； 2 阻塞赋值：组合逻辑（=），结果需要等到两个输入都到达之后 非阻塞赋值：时序逻辑（<=），结果就取当前时间沿的值，不等待 3 D触发器，在cp的时候，qn+1=qn； 4 tb的写法： module 端口声明，端
【西西学FPGA】Lesson1
FPGA 16.2.7 第一讲（上） 概述 尤老师 1 做FPGA的国企：京微雅格（北京），中芯国际（上海），国微电子（成都） 2 FPGA的用处：通讯，图像处理，交换机，四轴飞行器 3 SOC结构：FPGA+ARM+DDR 4 异构处理器 zynq7000 5 FPGA和CPU的区别：FPGA可以接受大数据，但是cpu就需要将数据缓存起来，单个处理。
【FPGA】为什么FPGA design中应该避免latch？
http://www.elecfans.com/d/1308845.html 今天看《vivado 从此开始》24讲， 说为什么避免使用锁存器，因为会造成资源浪费 同SLICE中一半的触发器被浪费掉了
【FPGA】Vivado从此开始 高亚军 笔记
impl的设置及相关-20201210 1.如何使用non-project模式 2.如何设置增量编译，增量编译需要什么预准备，增量编译怎么运行 3.synth的 策略怎么设置 4.no lc；ooc；dcp；impl的综合，增量编译的含义 5. vivado的xsim工具 输入时钟设置 -20201214
【FPGA】FPGA如果出现坏块，会如何处理？
同事问的一个问题，虽然很想掐死他提这么杠的问题，但我还是记忆深刻。 Flash如何检验坏块？ FPGA如何检验坏块？ FPGA出现bank没有用，是否可以从软件方面去规避？
【FPGA】`include 和 verilog header的区别
作用域区别 include 是把文件 粘贴到当前位置，作用域也仅限当前文件header 作用域是整个工程 .f添加方式的区别 include “xxx.v” 写在当前文件中，.f文件无需另外添加header文件用+incdir+./…/pathname/ fpga添加方式的区别 include “xxx.v” 写在当前文件中，.f文件无需另外添加header文件需要设置filetype
FPGA的基本架构、IO命名方式和作用
今天想和大家一起聊聊 FPGA 的 IO。先说说我当年入门的经历吧。国内的大学有 FPGA 开发条件的实验室并不太多，当年大学的那帮同学有的做 ARM，有的做 linux，很少有人做 FPGA，当时学 FPGA 仅仅是由于非常渴望的好奇心。所以，在淘宝买了一块开发板，就开始了自己的 FPGA 之路。 大部分开发板的内容主要是教学员怎么样写 Verilog 代码，很少会对 FPGA 的芯片架构做详
第21篇 Intel FPGA Monitor Program的使用＜四＞
Q：如何编译运行创建好的Intel FPGA Monitor Program工程呢？ A：上一篇的Nios II汇编语言简易应用程序创建完成后，点击Intel FPGA Monitor Program的Action-->Compile即编译程序，在Info&Errors区域显示编译结果或是否有误，编译完成后在工程文件夹路径里生成.elf文件。 接下来点击Load即下载.elf文件到DE