Quartus PLL分频

2024-01-27 13:32
文章标签 pll quartus 分频

本文主要是介绍Quartus PLL分频，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

在Quartus中实现PLL分频，输入FPGA引脚上的25MHz的时钟，配置PLL使其输出四路分别为12.5Mhz，25Mhz，50Mhz和100MHz的时钟信号。
在这里插入图片描述
选择菜单Tools–>Mega Wizard Plug-In Manager选项
在这里插入图片描述
点击next
在这里插入图片描述

点击i/o中的ALT[LL,右上角的器件选择根据自己选择，保存路径建议先在整个工程文件夹中建立ip_core—>pll文件夹，这里路劲直接手写输入。点击next。
在这里插入图片描述
根据器件的速度等级选择8，输入到该PLL的时钟频率选择25MHz。

在这里插入图片描述
在Input/Lock 页面进行设置，点击next。
在这里插入图片描述
然后在Output Clocks页面对clk c0 ，clk c1，clk c2，clk c3，分别进行频率设置
在这里插入图片描述
配置完成后，进行Summary页面设置，勾选*_inst.v文件，点击finish即可。可以在pll文件夹中打开pll_controller_inst.v文件，这是PLL IP核例化的模板.

这篇关于Quartus PLL分频的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！


http://www.chinasem.cn/article/650392。

相关文章

altera中pll模块高电平复位

altera中pll模块高电平复位

故PLL的复位信号为高电平有效
阅读更多...
【乌拉喵.教程】编写TestBench，quartus与modelsim时序仿真

【乌拉喵.教程】编写TestBench，quartus与modelsim时序仿真

最近将多年来收集到的教学视频、国内外图书、源码等整理整合拿出来，涉及arm、Linux、python、信号完整性、FPGA、DSP、算法、stm32、单片机、制图、电子模块、kali、出版社图书等。资料目前约1.5TB+。详情请见： https://www.bilibili.com/read/cv20701606 昨天搜了一圈，也没整会这个仿真，今天在武梦梦的指导下修改了testbench，
阅读更多...
关于在Quartus II和ModelSim中进行FPGA仿真报错的问题

关于在Quartus II和ModelSim中进行FPGA仿真报错的问题

今天晚上在用Quartus II设计好FPGA代码后，尝试在ModelSim中进行前仿真以验证设计功能的时候，总是报错。错误状态如下： Can’t launch the ModelSim-Altera software – the path to the location of the executables for the ModelSim-Altera software were not s
阅读更多...
紫光同创——PLL IP 的使用(Logos2)

紫光同创——PLL IP 的使用(Logos2)

本文档主要针对 Logos2 系列的 PLL 配置，至于 Logos 系列的 PLL，可以参考《PLLIP 的使用(Logos)》的文档。 一、PLL IP 介绍 1、PLL 基本配置模式 Basic Configurations PLL IP 是紫光同创基于 PLL 及时钟网络资源设计的 IP，通过不同的参数配置，可实现时钟信号的调频、调相、同步、频率综合等功能。 Logos2
阅读更多...
解决Quartus Prime 20.1 Lite Edition不能仿真的问题

解决Quartus Prime 20.1 Lite Edition不能仿真的问题

安装时默认安装，不要安装最后一个ModelSim（付费组件，会导致免费的ModelSim Starter不可用，一般说不能仿真的大多是这个问题），Lite版本可以编译仿真10000行以下代码，已经够用了。 Quartus Prime Lite 20.1 下载链接：https://download.altera.com/akdlm/software/acdsinst/20.1std/711/ib_
阅读更多...
时钟分频的几个细节理解

时钟分频的几个细节理解

时钟分频原理简单。但需要注意几个细节。 计数器分频，是基于源时钟div2/4/8/16/32/64。如果基于分频器串联，那么需要定义很多分频时钟，提升sdc时钟定义的复杂性。计数器分频，要注意所有div2/4/8/16/32/64，需要保证同相位。这样才能方便sdc，正确定义分频时钟和源时钟的相位关系。遇到一些设计，采用门控EN，实现时钟分频。 这是FPGA设计经验，“在FPGA的设计中，分频时
阅读更多...
【INTEL（ALTERA）】Quartus® 软件 Pin Planner 中 Agilex™ 5 FPGA的 HSIO 库可以选择 1.8V VCCIO？

【INTEL（ALTERA）】Quartus® 软件 Pin Planner 中 Agilex™ 5 FPGA的 HSIO 库可以选择 1.8V VCCIO？

目录 说明 解决方法 说明 由于 Quartus® Prime Pro Edition 软件版本 24.1 存在一个问题，Quartus® 软件 Pin Planner 中的 I/O 组属性 GUI 允许用户选择 1.8V 作为 HSIO 银行位置的 VCCIO。HSIO bank 支持的有效 VCCIO 电压仅为 1.0V、1.05V、1.1V、1.2V 和 1.3V。 如果将任何
阅读更多...
Quartus TCL

Quartus TCL

https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug-qpp-scripting.pdf https://www.intel.com/content/www/us/en/programmable/documentation/sbv1513989262284.html 使用JTAG模式下载到F
阅读更多...
【FPGA】clocking wizard配置（PLL/MMC内核配置）

【FPGA】clocking wizard配置（PLL/MMC内核配置）

明天准备更vivado的iserdes内核，ISE可能不怎么更了，由于毕设要开始搞了，准备直接转vivado，其实都差不多。今天先把ISE的始终管理内核说一下吧。      第一页，clocking features选项框中的 1.Frequency synthesis选项是允许输出与输入时钟不同频率的时钟。 2.Spread Spectrum选项是提供调制时钟输出，用来降低电子设备产生
阅读更多...
Quartus II 版本问题解决方案

Quartus II 版本问题解决方案

问题1： 　　在做一个项目时，发现该项目（主要才用原理图设计）可以在Quartus 9.0版本上编辑，但是无法编译通过，表现在会提示一个弹窗的错误，选择no可以继续进行，结束时也没有提示error,但是并没有正常编译通过。因此也就无法进行modelsim仿真，表现为每一次modelsim的结果都是一样的。 解决方案：　　 　　此时将整个项目关闭，用11.0版本打开，不要修改，直接编译就可以通
阅读更多...

Copyright China编程 23002807@qq.com

沪ICP备2023033072号-2