本文主要是介绍【FPGA】clocking wizard配置（PLL/MMC内核配置），希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
明天准备更vivado的iserdes内核，ISE可能不怎么更了，由于毕设要开始搞了，准备直接转vivado，其实都差不多。今天先把ISE的始终管理内核说一下吧。
第一页，clocking features选项框中的
1.Frequency synthesis选项是允许输出与输入时钟不同频率的时钟。
2.Spread Spectrum选项是提供调制时钟输出，用来降低电子设备产生的电磁干扰的频谱密度。（没用过这个选项，不是很清楚这个东西）（直接序列展频技术 (Direct Sequence Spread Spectrum&
这篇关于【FPGA】clocking wizard配置（PLL/MMC内核配置）的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
