本文主要是介绍博客摘录「 AXI三种接口及DMA DDR XDMA介绍(应用于vivado中的ip调用)」2024年6月10日,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!
关键要点:
1.AXI Stream经过协议转换可使用AXI_FULL(PS与PL间的接口,如GP、HP和ACP)。
2.传输数据类里就涉及一个握手协议,即在主从双方数据通信前,有一个握手的过程。基本内容:数据的传输源会产生“VALID”信号,来指明何时数据有效或控制信息有效。而在目标源一方,会产生“READY”信号,来指明已经准备好接受数据或控制信息。当“VALID”信号和“READY”信号同时为高时,就会发生数据传输。
3.AXI4总线和AXI4-Lite总线具有相同的组成部分:读写数据+地址通道,写应答通道,系统通道。
读地址信号都是以AR开头(A:address;R:read)
写地址信号都是以AW开头(A:address;W:write)
读数据信号都是以R开头(R:read)
写数据信号都是以W开头(W:write)
应答型号都是以B开头(B:back(answer back))
4.AXI4-Stream总线的组成:主从握手信号,32/64/128/256宽数据通道,系统通道(总线时钟)
5.数据流和地址映射的转换用的是DMA
以Xilinx家的DMA控制器(英文全称:AXI Direct Memory Access,Xilinx IP软核)的读取功能(Read Channel)为例,它能够通过AXI总线读取某个地址区间的数据,同时再将这些数据转换以数据流的形式传输至处理单元。可以在不在CPU干涉的情况下进行数据的搬运。
AXI DMA在内存(DDR)和AXI4-Stream目标外设之间提供高带宽直接内存访问。其可选的分散/收集功能还可以从中央处理单元(CPU)卸载数据移动任务。
Buffer Length最大位宽为26,对应的单次传输最大为64MByte。
这篇关于博客摘录「 AXI三种接口及DMA DDR XDMA介绍(应用于vivado中的ip调用)」2024年6月10日的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!