zynq专题
【1213工作日志】ZYNQ的中断应用
【1213工作日志】ZYNQ的中断应用 /** main.c** Created on: 2018年12月3日* Author: xizi.cheng*//** main.c** Created on: 2018年10月7日* Author: xizi.cheng*//** main.c** Created on: 2018年9月27日* Author: xi
zynq axi-dma 接口参考资料
参考资料： Xilinx官方参考文档：PG021_axi_dma、UG585_zynq_7000_TRM等 AXI DMA开发 http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html 黑金教程 course_s2_ALINX ZYNQ开发平台SDK应用教程V2.02.pdf 米联客教程 S03_CH01_AXI_D
Zynq AXI总线
S02_CH12_ AXI_Lite 总线详解 - 米联客 - 博客园 12.1前言 ZYNQ拥有ARM+FPGA这个神奇的架构，那么ARM和FPGA究竟是如何进行通信的呢？本章通过剖析AXI总线源码，来一探其中的秘密。 12.2 AXI总线与ZYNQ的关系 AXI（Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议，Xilinx从6系列的FPG
Python与Zynq沟通的桥梁，米尔PYNQ开发板资料分享
前言：PYNQ全称为Python Productivity for Zynq，即在Zynq全可编程ARM&FPGA融合处理架构的基础上，添加了对Python的支持。 PYNQ希望能够借助Python语言本身易用易学、扩展库多而全、社区活跃贡献度高等特性，有效降低Zynq嵌入式系统的开发门槛，并为人工智能,ADAS,机器视觉等高拓展性/高复杂度应用需求提供更好支撑。PYNQ将ARM处理器与FPGA
flash介绍（zynq篇）
简介：Flash存储器（又称闪存）是一种非易失性存储器. 页是读写的基本操作单位。（页写前需要进行擦除操作（全部为1），写操作是实现1→0操作） 注意：zynq中有板载flash控制器的ip核，所以相对于纯fpga来讲操作flash很简单 一、flash接口（主要：spi_flash） STD接口就是标准的SPI接口，在手写spi flash控制器里有介绍。 管脚的介绍： 常见的
zynq-7015启动分析及裸机BootLoader编写(未完待续)
使用lwip-tcp远程对QSPI进行更新、QSPI FLASH启动 W25Q128资料： W25Q128JV datasheet(1/78 Pages) WINBOND | 3V 128M-bit serial flash memory with dual/quad spi (alldatasheet.com) UG585资料： Zynq 7000 SoC Technical Referenc
基于Zynq 7000 SoC的迁移设计
基于Zynq 7000 SoC的迁移设计 Vivado IDE工具使用IP集成器进行嵌入式开发。各种IP Vivado IDE IP目录中提供，以适应复杂的设计。您也可以添加 自定义IP到IP目录。 您可以将基于Zynq 7000平台处理器的设计迁移到Vivado design Suite中 使用以下步骤。 1.生成系统基础设施。 a.使用所需的板或可编程设备创建Vivado项目。 b.在Flow
【ZYNQ】GPIO 与 AXI GPIO
在嵌入式开发中，GPIO 是最常见的外设。GPIO 是 General Purpose I/O 的缩写，译为通用输入/输出。GPIO 用于连接外部设备，例如按键、传感器等，实现数字信号的输入或输出功能。本文主要介绍 Zynq GPIO 的基本概念，并对比 GPIO 与 AXI GPIO 的使用方法。 GPIO Zynq GPIO 被称为 MIO，是 Multiplex
【ZYNQ】AXI-Quad-SPI SDK 开发记录 测试
前人工作 如前人工作，在Navigate to BSP Settings中找到历例程 file:///F:/Xilinx/Vitis/2019.2/data/embeddedsw/XilinxProcessorIPLib/drivers/spi_v4_5/doc/html/api/example.html 使用XSpi_LowLevelExample例子，源代码的AI解析 int
ZYNQ HLS 高层综合xilinx soc fpga
https://blog.csdn.net/cjx_csdn/article/details/101634273 一、引言 ZYNQ 是来自 Xilinx 公司 ZYNQ-7000 所有可编程片上系统的开发板，具有开发片上系统能力。 在 ZYNQ 上，ARM Cortex-A9 是一个应用级的处理器，能运行完整的像 Linux 这样的操作系统，而可编程逻辑是基于 Xilinx 7 系列的 FP
Zynq开发-使用PYNQ快速入门摄像头MIPI驱动(OV5640)-overlay设计
目录 1. 简介 2. Overlay 设计 2.1 总体设计 2.2 MIPI 子系统 2.3 去马赛克 2.4 AXI_IIC 3. 注意事项 4. 总结 1. 简介 本文是关于《Zynq开发-使用PYNQ快速入门摄像头MIPI驱动(OV5640)-CSDN博客》的博客文章，涉及了overlay设计的Vivado工程细节。在使用PYNQ调试MIPI驱动之前，需要搭建
Zynq开发-使用PYNQ快速入门摄像头MIPI驱动(OV5640)
目录 1. 简介 2. 配置代码 2.1 初始化寄存器 2.2 分辨率寄存器 2.3 白平衡寄存器 2.4 配置寄存器代码 2.5 顶层代码 3. 细节指引 4. 总结 1. 简介 PYNQ是一种基于Python的开发环境，专门设计用于快速、简便地在Xilinx的Zynq平台上进行开发。在《Zynq开发之-PYNQ配置，XVC(Xilinx Virtual Cable
ZYNQ MPSoC zcu102 PS端运行helloworld
文章目录 一、参考资料二、需要注意的步骤三、运行结果 一、参考资料 1.zcu102 zynq Mpsoc uart hello world——CSDN博客 2.zcu102自学 —— 第一个实验 （纯PS 串口打印 Hello world）——CSDN博客 3.【02】ALINX Zynq MPSoC XILINX FPGA视频教程 SDK 裸机开发—MPSoC开发之Viva
产品推荐 | 基于 Zynq UltraScale+ RFSoC 的iW-RainboW-G42M 核心板
01 产品概述 Xilinx Zynq UltraScale+基于RFSoC的系统模块采用带有FFVF1760封装的Zynq Scale+RFSoC ZU49/ZU39/ZU29设备。RFSoC支持高达1.3GHz的Quad Cortex A53和高达533MHz的Dual Cortex R5F。SOM支持高达16通道的射频ADC@2.5Gsps和16通道的RF DAC@10Gsps，所有这些都
器件配置比特流或 PDI 设置-Zynq-7000 比特流设置
Zynq-7000 比特流设置 下表所示 Zynq ® -7000 器件的器件配置设置可搭配 set_property <Setting> <Value> [current_design] Vivado 工具 Tcl 命令一起使用。 注释 ： 用于加密的比特流设置对 Zynq-7000 器件无效。
ZYNQ启动流程分析之BootROM
参考资料UG585第六章 1 FSBL由谁启动 在静态文件中，BOOT.BIN启动文件存放在SD卡或者QSPI等存储介质中，然后BOOT.BIN文件中已经包含了FSBL代码，也就是说FSBL代码已经集成到了BOOT.BIN文件中。如果要启动FSBL代码，就需要完成下面几件事情， （1）找到BOOT.BIN的位置 （2）从BOOT.BIN文件中找到FSBL代码， （3）找到之后将其拷贝到内存
Zynq 7000 系列之启动模式—Quad-SPI启动
Quad-SPI启动是一种高效的闪存启动方式，它利用Quad-SPI接口的高速数据传输能力来加速启动过程。Quad-SPI（四路串行外设接口）是一种改进的SPI（串行外设接口）协议，通过使用四条数据线而不是传统的单条数据线，实现了更高的数据传输速率。 1 特点 Quad-SPI 启动的主要特点有： • 支持x1、x2和x4单设备配置。这些配置允许用户根据具体的存储需求和性能要求，灵活选择Qua
zynq dcache一致性问题
使能dcahce后，写内存不正常。 http://static.stmcu.com.cn/upload/pdf_html/93bd41d6e1e3dfc64cecbea29ccdef41.html FPGA - ZYNQ Cache一致性问题 FPGA - ZYNQ Cache一致性问题-CSDN博客
ZYNQ--PL读写PS端DDR数据
PL 和PS的高效交互是zynq 7000 soc开发的重中之重，我们常常需要将PL端的大量数 据实时送到PS端处理，或者将PS端处理结果实时送到PL端处理，常规我们会想到使用DMA 的方式来进行，但是各种协议非常麻烦，灵活性也比较差，本节课程讲解如何直接通过AXI总 线来读写PS端ddr的数据，这里面涉及到AXI4协议，vivado的FPGA调试等。 1 ZYNQ 的HP端口使用 zynq
ZYNQ之嵌入式开发04——自定义IP核实现呼吸灯、固化程序
文章目录 自定义IP核——呼吸灯实验固化程序 自定义IP核——呼吸灯实验 Xilinx官方提供了很多IP核，在Vivado的IP Catalog中可以查看这些IP核，在构建自己复杂的系统时，只使用Xilinx官方的免费IP核一般满足不了设计的要求，因此很多时候需要用户自定义IP核。自定义IP核有很多好处，比如可以定制系统设计和复用，可以在IP核中加入license有偿提供给别人使
创龙Xilinx Zynq-7000系列SoC高性能处理器开发板的SFP+接口、FMC接口
TLZ7xH-EVM是一款由创龙基于SOM-TLZ7xH核心板设计的开发板，底板采用沉金无铅工艺的6层板设计，为用户提供了SOM-TLZ7xH核心板的测试平台，用于快速评估核心板的整体性能。 SOM-TLZ7xH引出丰富的资源信号引脚，二次开发极其容易，客户只需要专注上层运用，降低了开发难度和时间成本，让产品快速上市，及时抢占市场先机。 基于创龙提供的丰富Demo程序，用户可同时实现硬件编程和
Xilinx Zynq-7000 SoC高性能处理器的串口、CAN接口
TLZ7x-EasyEVM是广州创龙基于Xilinx Zynq-7000 SoC设计的高速数据采集处理开发板，采用核心板+底板的设计方式，尺寸为160mm*108mm，它主要帮助开发者快速评估核心板的性能。 核心板采用12层板沉金无铅设计工艺，尺寸为62mm*38mm，引出PL端和PS端全部可用资源信号引脚，降低了开发难度和周期，以便开发者进行快捷的二次开发使用。 串口 开发板具有2路USB
创龙Xilinx Zynq-7000系列XC7Z035/XC7Z045/XC7Z100高性能SoC处理器评估板Watchdog接口
CPU CPU为Xilinx Zynq-7000 SOC，兼容XC7Z035/XC7Z045/XC7Z100，平台升级能力强，以下为Xilinx Zynq-7000特性参数： 创龙TLZ7xH-EVM是一款基于Xilinx Zynq-7000系列XC7Z035/XC7Z045/XC7Z100高性能SoC处理器设计的高端评估板，处理器集成PS端双核ARM Cortex-A9 + PL端K
创龙Xilinx Zynq-7000系列XC7Z035/XC7Z045/XC7Z100高性能SoC处理器评估板CameraLink接口
CPU CPU为Xilinx Zynq-7000 SOC，兼容XC7Z035/XC7Z045/XC7Z100，平台升级能力强，以下为Xilinx Zynq-7000特性参数： 创龙TLZ7xH-EVM是一款基于Xilinx Zynq-7000系列XC7Z035/XC7Z045/XC7Z100高性能SoC处理器设计的高端评估板，处理器集成PS端双核ARM Cortex-A9 + PL端K