本文主要是介绍PCB设计阻抗受控的通孔，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
PCB设计阻抗受控的通孔：
要想保持印制电路板信号完整性，就应该采用能使印制线阻抗得到精确匹配的层间互连（通孔）这样一种独特方法。
随着数据通信速度提高到3Gbps以上，信号完整性对于数据传输的顺利进行至关重要。电路板设计人员试图消除高速信号路径上的每一个阻抗失配，因为这些阻抗失配会产生信号抖动并降低数据眼的张开程度——从而不仅缩短数据传输的最大距离，而且还将诸如SONET（同步光网络）或XAUI（10Gb附属单元接口）等通用抖动规范的余量降到最低程度。
由于印刷电路板上的信号密度的提高，就需要更多的信号传输层，而且通过层间互连（通孔）实现传输也是不可避免的。过去，通孔代表一种产生信号失真的重要来源，因为其阻抗通常大约为25~35Ω。这么大的阻抗不连续性会使数据眼图的张开程度降低3dB，并会依据数据速率大小而产生大量的抖动。结果，电路板设计人员要么尝试避免在高速线路上使用通孔，要么尝试采用新技术，例如镗孔或盲孔。这些方法虽然有用，但却会增加复杂度并大大提高电路板成本。
可以利用一种新的“类似同轴的”通孔结构来避免标准通孔出现的严重阻抗失配问题。这种结构以一种特殊的配置将接地通孔放置在信号通孔四周。采用这种技术设计的通孔在TDR（时域反射计）曲线上显示阻抗不连续性低于4%（50±2Ω）和信号质量有所改善。这种新方法产生一个阻抗可调的垂直通道。开发人员利用信号线在中心的简单同轴模型产生这种通孔结构；四周的接地屏蔽产生一个均匀分布的阻抗。四个在中心信号通孔四周排成一圈的接地通孔取代了均匀的接地屏蔽（图1）。因为这四个外通孔都连接到印制电路板接地或VDD（电源），所以它们携带电荷，而且其中每一个通孔与信号通孔之间形成电容。电容量的计算取决于通孔直径、介电常数以及信号通孔和接地通孔之间的距离。中心通孔的间隙（凹缘）“触及”外层通孔，所以电容量沿垂直通道均匀分布——防止每一电源平面和接地平面的电容量急剧增加。外侧的接地通孔为信号返回电流提供路径，并在信号通孔和接地通孔之间形成一个电感回路。1 印制电路板层间互连设计的新技术提供可预测的路径阻抗和改进的信号完整性。
你可以利用简单的公式计算出由一个接地通孔与信号通孔形成的电容量和电感量。计算时，你可以假定这两个通孔实质上是两根直径相同的导线。D为通孔的直径，a为信号通孔和接地通孔之间的中心距。
因为主要由5个通孔构成的垂直通道是均匀的，因此一对通孔的的阻抗Z的计算公式为：
公式1计算了标准双线系统的电容量。改进的通孔结构增加了三个额外的接地通孔，所以信号通孔中的正电荷量保持不变，但所有的负电荷则均匀地分布在四个接地通孔上。因此，改进的通孔结构的总电容量大约与双线系统的总电容相同。但是，这种通孔模型的电感量则是双线系统电感量的四分之一，因为信号通孔与四个接地通孔之间构成了四个并联的电感回路，从而通孔的阻抗Z为：
试验人员在从60密耳厚的6层电路板到130密耳厚的16层电路板上使用FR4polyclad 370、Getec和Rogers电路板材料，对这种通孔结构进行了测试。他们利用TDR测量和基于CST（计算机仿真技术）的3-D场测定仪验证了计算所得的通孔阻抗。他们推导的公式预示无论电路板的厚度如何，阻抗都格外地好（±2Ω），因为通孔的阻抗公式与电路板厚度无关。表1将计算获得的6层62密耳FR4测试电路板（er=4.1）的阻抗与TDR测量结果和基于CST的MICrowave Studio 3-D场测定仪仿真所得的阻抗值进行了比较。计算所得的通孔阻抗与测量结果的误差在±2Ω之内。
TDR曲线是确定通孔阻抗或信号通道上其它不连续性的一种好方法。图2示出了在测试板的两个几乎相同的通道上测得的TDR曲线。唯一的差别是，一个通道具有直径为14.5密耳、凹缘（间隙）为10密耳的常规通孔，而另一个通道则具有直径为14.5密耳、中心距离为41密耳的改进型通孔结构。TDR曲线表明，SMA连接器的阻抗失配在两种情况下都是相同的。受控阻抗通孔的阻抗大约为52Ω，而常规通孔的阻抗为48~54Ω。常规通孔的阻抗匹配比改进型通孔结构的要差。但是，对于常规通孔来说，匹配还是不错的，而且，根据这一TDR曲线，你应当预计到信号失真很小。
3 这种S21曲线示出了用绿色表示的阻抗受控通孔和用黄色表示的常规通孔。
TDR测量的一个缺点是，测量结果是与设备上升时间相关的。它没有显示离散频率不连续性的频率响应。一种验证和比较通孔阻抗失配的更好方法是观察网络分析仪的S21散射参数。S21曲线示出了特定频率的信号是如何通过传输线通道的而其它频率的信号是如何被反射或衰减的。图3示出了TDR测量中两个通道的S21曲线。两个通道是相同的，唯一的差别是一个通道具有改进型通孔结构（绿色曲线），而另一个通道具有常规通孔（黄色曲线）。这种改进型通孔结构表明频率响应极好，第一谐振出现在大约10 GHz处。另一方面，常规通孔表明，即使阻抗失配很小，在整个频率段内仍有多重反射。这些反射导致信号在某些频率比其它频率衰减得更大，因而进一步降低了高速信号的质量。
4 试验人员开发了一块既有标准通孔又有改进的阻抗通孔的测试电路板，用以测量信号性能。
在这块测试板上，SMA连接器和通孔之间的距离大约为1.4英寸，这相当于S21曲线上清晰可见的大约2.35 GHz频率（利用公式2）。虽然非对称通道不连续性的频率响应可能略微不同，但是通道都被设计成对称的。引起黄色常规通孔曲线上其它反射的主要是信号返回电流路径。
因为常规通孔不为信号返回电流提供路径，所以信号返回电流要走与常规通孔最近的最小电感量的路径。信号返回电流流过SMA连接器的接地通孔，并流过相邻通道的接地通孔结构。因为信号返回电流走最近的路径，所以正如你所预料的，S21曲线上的谐振频率约为5 GHz（0.7英寸），而不是4.2 GHz（0.8英寸）。此外，信号返回电流从该SMA的接地通孔流到远端SMA连接器（一条大约1.6英寸长的电流路径），从而在大约2 GHz时引起另一个谐振（公式3和4）。你可以在S21曲线上清晰地观察到返回电流引起的这两种现象。
下列公式可以计算出具有常规通孔的通道的谐振频率：你根据S21测量可以得出的第一个结论是，谐振频率与传输线上阻抗不连续性的位置有很大关系。这样说并不意味着你应该将通孔置放在靠近发射器或连接器的地方，以便使阻抗失配出现在大于10 GHz的频率上。不幸的是，这种方法实际上只是在接收器处阻抗完美匹配时才有效。否则，接收器处将出现一个反射信号，而且在最靠近发射器的通孔处将出现另一个反射信号。这些反射信号导致从接收器到通孔再到接收器的距离很长，这又进而转换成一个很低的谐振频率。
根据S21测量得出的第二个结论是信号返回电流会产生大量的反射。S21测量示出了两个几乎相同、只是信号返回路径不同的通道及其略有差别的阻抗失配。S21曲线表明，常规通孔在没有这条很近的返回路径时会产生较多的反射，因为信号返回电流走的是距离最近的、电感量最小的路径，即使相差一英寸，也会引起谐振。
5 一组对阻抗受控通孔（a）和常规通孔（b）的电流密度进行比较的曲线，表明返回电流流过一定距离的附加接地通孔。
信号返回电流可能流过相邻电源平面和接地平面的内平面电容，但是那种电容通常很小，只有高频才能通过。在大多数情况下，信号返回电流流过连接信号印制线各参考层的最近的通孔。那些返回电流通孔可能远离实际信号通孔很远。为了验证这一效应，试验人员将一个接地通孔放置在离常规通孔大约100密耳的地方，然后绘制阻抗受控通孔的电流密度以及常规通孔的电流密度。很明显，大部分返回电流流过了一定距离之外的附加接地通孔。这种返回电流的额外距离导致出现在S21曲线中的各种反射。
6 比特流的数据眼图曲线表明，常规通孔（黄色曲线）衰减多个频率，导致眼图和上升时间分别比阻抗受控通孔（绿色曲线）的小和慢。
在你考察具有很宽频谱的实际数据信号，如PRBS（伪随机比特流）图时，宽带反射的影响变得更加明显。为了说明这种影响，试验人员以3.125 Gbps速率在两个通道中传送一个27–1 PRBS图，并记录输出波形。两个通道都只有2.8英寸长，但通孔的影响清晰可见。常规通孔（黄色曲线）衰减多个频率，结果使其数据眼图上升时间分别比阻抗受控通孔的（绿色曲线）小和慢。
最后，阻抗失配应该尽可能小。即使是最小的失配也会出现在S21曲线的一个离散频率上并影响信号质量。你只要满足诸如间隔、印制线宽度和焊区宽度等重要设计参数，就可最大程度提高阻抗受控通孔的性能。例如，信号通孔的凹缘（或者间隙）大小非常关键。它必须至少是信号通孔和接地通孔之间的距离a与通孔直径D之差，这样信号通孔凹缘才能触及接地通孔。否则，接地层、电源层或者两者上的金属就会与信号通孔靠得太近，产生不希望的额外电容，从而使通孔阻抗降低到低于计算所得的50Ω。
同样，将顶层或底层微带线与内层微带线连接起来的每一个通孔都会产生一根短截线。当短截线长度小于信号上升时间时，该短截线就几乎察觉不到。如果短截线长度比较长，就会引起可观的信号失真。例如，一根40密耳长的短截线在信号上升时间约为50ps、信号速率为3.125Gbps的系统中具有大约14ps的信号运行长度。在最坏的情况下，短截线的长度为某个重要频率的四分之一波长，因此短截线对该频率来说是短路的，从而使原始信号消失。
上面几个公式都假定信号通孔和接地通孔的直径是相同的。如要使用不同的直径，你就必须修改电容量公式。设计人员应该根据所连接的印制线宽度选择通孔直径。如果印制线比通孔小得多，那么从50Ω印制线到通孔焊区的过渡就会引起不希望有的阻抗不连续性。设计人员还应该考虑接地通孔与所连接印制线之间的距离。当接地通孔与印制线的间隔小于印制线与参考层之间的距离，产生额外印制线电容，进而使印制线阻抗降低到小于50Ω时，这就会成为一个问题。例如，在测试板上，信号印制线与接地通孔之间的距离大约为11密耳，而印制线在接地参考层上方大约10密耳。
另一个重要的设计考虑因素是焊区大小，因为每一个连接印制线的通孔都需要一个焊区。该焊区应该尽可能小，因为从焊区到接地通孔的距离小于从信号通孔到接地通孔的距离。由于这些焊区的缘故，使距离缩短，电容增大，进而使总阻抗降低。
在一个典型的设计中，并非总有四个接地通孔。只要返回电流有一条通过一只附近的旁路电容器从VDD到地的路径，该通孔结构和电源通孔一起就具有同样好的性能。
例如，现在来考虑在具有1毫米栅格的BGA输出引脚内包含这种通孔结构的电路板。由于是固定输出引脚，所以你只可以将两个外通孔接地；而将另外两个通孔连接到VDD。这种通孔结构之所以性能良好，乃是因为你还可以将SMD旁路电容器连接在BGA内的VDD与地之间。
你也可以将这种通孔结构用于差分信号。差分信号可以共用两个外通孔，节省电路板空间。德州仪器公司在其XAUI收发器的评估电路板上采用了这种方法，因为这种电路板的BGA内空间有限。对于阻抗受控通孔来说，层间间隔的大小无关紧要，因为形成电容的是接地通孔，而不是金属层。但是，常规通孔取决于层间电容。因此，即使电路板的厚度没有变化，你也必须为不同的层堆叠专门设计通孔。
资料来源：一牛网论坛（http://bbs.16rd.com/forum-430-1.html）
关键词：PCB、PCB设计
这篇关于PCB设计阻抗受控的通孔的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
