本文主要是介绍XILINX MPSOC通过VPSS实现输出缩放,像素格式转换,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!
简介:赛灵思 mpsoc 7ev vpss输出缩放功能: 针对vdec 解码之后,不同分辨率的视频流,进行vpss缩放,然后过mixer统一成一种分辨率和像素格式输出显示。即:工程实现分辨率的上下变换和像素格式统一的功能。工程通过vpss之后,会统一成NV16 NV12 XV20 XV15中的一种像素格式,进行输出,也就是说不管vdec解码完成的流是什么格式 什么分辨率的流都可以通过该vpss缩放成同一分辨率和像素格式通过mixer然后HDMI输出。工程中还包含hdmi数据采集,缩放编码。特别提醒:该工程是FPGA工程,且是在ZCU106平台,另外需要配合相应BSP文件使用。
VIVADO工程配置如下图:
详细使用方案请私信或发邮件咨询
1804955507@qq.com
这篇关于XILINX MPSOC通过VPSS实现输出缩放,像素格式转换的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!