高速DSP系统设计参考指南(六)锁相环(PLL)

2023-10-21 13:52

本文主要是介绍高速DSP系统设计参考指南(六)锁相环(PLL),希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

(六)锁相环(PLL)

  • 1.模拟锁相环
  • 2.数字锁相环
  • 3.PLL隔离技术

系统设计人员需要隔离PLL,使其免受内部和外部噪声的影响。PLL通常用作频率合成器,将输入时钟乘以一个整数。该整数是反馈计数器M除以输入计数器N的比值,如所示Figure 6-1。
两种主要的PLL架构是模拟PLL (APLL)和数字PLL (DPLL)。了解这些差异有助于进行设计权衡,从而最大限度地降低电源和其它高噪声开关器件等外部电路引起的噪声和抖动。

在这里插入图片描述

1.模拟锁相环

下表提供了所示每个模块的简要描述Figure 6-1 对于APLL来说。

在这里插入图片描述

下文概述了PLL如何用作频率合成器。

1.参考时钟连接到PFD输入。N分频计数器会降低输入频率。

2.PFD将M分频计数器的输出与参考时钟进行比较,并产生一个误差信号。

3.根据误差信号,CP对环路滤波器(图52所示的RC滤波器)上存储的电流进行充电或放电。这会提高或降低VCO控制电压。对于某些PLL架构,提高VCO控制电压会提高时钟频率,降低电压会降低时钟输出频率。

4.相位校正继续进行,直到来自M分频计数器的反馈信号和参考时钟同步。此时,误差电压应该为零。

5.输出时钟频率等于M分频计数器和N分频计数器的比值乘以输入时钟频率。根据经验,较高的乘数比会产生较高的抖动,因此在使用PLL进行设计时,M与N之比应尽可能低。对于给定输入频率fin,PLL输出频率fout为:

在这里插入图片描述

其中M是PLL反馈计数器,N是输入计数器。

PLL抖动

模拟锁相环PLL设计中的抖动定义为信号时序相对于参考时钟的偏移。DSP PLL抖动的三个主要来源是参考时钟本身产生的抖动、电源噪声以及来自外部和内部电路的噪声耦合。下面列出了设计人员将DSP PLL抖动降至最低的重要技巧。

1.选择抖动规格尽可能低的参考时钟振荡器。
2.对时钟电路进行大量滤波,以降低噪声对输出抖动的影响。
3.在参考时钟的输出端使用一个串联端接电阻来控制边沿速率。
4.如果可能,差分分配时钟。差分信号抑制共模噪声和串扰。
5.将乘法器设置得尽可能低,以实现最大DSP工作频率。请记住,较高的乘法比会产生较高的输出抖动。

在所有情况下,抖动都可以最小化,但无法消除。对频率合成器和DSP性能非常重要的三种确定性抖动是长期抖动、逐周期抖动和周期抖动。
长期抖动:

看见Figure 6-2 其中,长期抖动定义为经过大量转换后与理想参考时钟输入的时间偏移。长期抖动测量第一个上升沿之后大量周期(N)内上升沿的偏差。
峰峰值抖动=最大周期(N个周期)–最小周期(N个周期)

在这里插入图片描述

长期抖动测量:
1.使用高速10GHz采样示波器,例如Agilent 54855A。
2.使用输入时钟触发示波器,并将示波器设置为无限持续模式。
3.偏差是从第一个上升沿到第n个周期测量的。中范围上显示的“模糊”Figure 6-3 是长期抖动。

在这里插入图片描述

周期间抖动:
看见Figure 6-4 其中周期到周期定义为两个连续时钟周期之间的时钟周期偏差。

在这里插入图片描述

在这里Figure 6-4,则通过从t1中减去t2,从t2中减去t3,以此类推。
周期间抖动测量:
这是一个很难用高速采样范围精确测量的参数。最好的方法是使用定时间隔分析器(TIA),它一次捕获一个周期,并比较两个连续周期之间的定时差异。
另一种方法是使用带有周期到周期抖动测量选项的示波器。该方法概述如下。

1.使用具有周期间抖动选项的高速10GHz采样示波器,例如Agilent 54855A。

2.触发PLL输出时钟并测量周期间抖动。使用开窗法测量从一个周期到另一个周期的变化。

周期抖动:
看见Figure 6-5 其中,周期抖动定义为时钟跃迁与其理想位置的最大偏差。这些时期是不连续的。

在这里插入图片描述

周期抖动测量:
使用高速10GHz采样示波器,例如Agilent 54855A。

数字锁相环将示波器设置为无限持续模式,并在上升沿触发PLL时钟输出。
在下一次时钟上升时测量屏幕上显示的“模糊度”。
总之,抖动测量可以使用高速数字采样示波器、时序间隔分析仪(TIA)或波峰抖动测量系统来完成。

2.数字锁相环

数字锁相环
APLL和DPLL的主要区别在于,DPLL用数字控制器模块取代模拟滤波器,在数字域中过滤相位误差,并用数字控制器振荡器取代VCO(DCO)。DPLL的优点是:

1.DPLL支持30KHz到65MHz的宽范围输入频率。
2.与APLL相比,DPLL模块需要更小的硅面积来实现,并且消耗更少的功率。
3.DPLL没有模拟滤波器组件,如电容器,这可能会导致泄漏电流。
4.DPLL块是可扩展和可移植的。相同的设计可以在不同的工艺技术节点上实现。
5.DPLL设计可以针对低抖动进行优化。但对于USB、音频和视频时钟等对抖动敏感的设计来说,这可能是不可接受的。

DPLL的缺点是:
1.它对外部和内部电源噪声非常敏感。建议使用线性调节器将电源与DPLL隔离。
2.低电源抑制比。
3.除电源灵敏度外,量化噪声和鉴相器死区也是输出抖动的主要来源。
4.需要DAC模块来控制振荡器。这使得DPLL对噪音更加敏感。
Figure 6-6 展示了典型的DPLL建筑Table 6-2 描述体系结构中每个模块的功能。

在这里插入图片描述

在这里插入图片描述

APLL和DPLL抖动表征:
Table 6-3 显示了模拟PLL和数字PLL之间的抖动比较,显示了过程变化的影响,其中热为快,冷为慢,基线为典型。在这种DSP设计中,DPLL电源由内部低压差调节器(LDO)隔离,而APLL直接连接到公共电源层。为了测试噪声灵敏度,将100mV从100Hz到1MHz的噪声调制注入电源轨。结果表明,峰峰值周期抖动对于DPLL小于3%,对于APLL小于2%。采用LDO时,电源噪声最高可达50mV,DPLL抖动小于4%。

在这里插入图片描述

设计人员在电源上注入信号进行抖动测量时需要小心。用于模拟高噪声电源条件的信号性质会对PLL抖动产生重大影响。频率低于PLL带宽的方波信号是PLL抖动的最差情况。就噪声幅度而言,峰峰值电压必须在电源限值范围内。例如,对于1.6V +/-3%内核,最大可接受的峰峰值噪声为96mV(-48mV最小值和+48mV最大值)。

3.PLL隔离技术

如前所述,APLL和DPLL都对噪声敏感,尤其是PLL带宽内的噪声频率。为了防止高频PLL信号传播出PLL部分并影响其它电路,需要PLL隔离。PLL隔离还可以衰减传播到PLL电路的外部噪声,这种噪声会导致过度抖动。许多情况下,外部电源噪声会导致PLL不稳定,DSP随机锁定。

后面讨论的隔离PLL的两种重要滤波器方案是低频滤波和高频滤波。对于高频滤波,可以使用Pi或T网络滤波器,如所示Figure 6-7:

在这里插入图片描述

Pi滤波器电路由一个铁氧体磁珠L和两个电容C1和C2组成。该电路提供输入和输出隔离,来自3.3V电源的噪声由铁氧体磁珠和C2电容衰减,PLL电路产生的噪声由铁氧体磁珠和C1电容隔离。由Pi滤波器形成的低通滤波器的转折频率计算如下。

在这里插入图片描述

其中Z是噪声频率下铁氧体磁珠的电阻。

在这里插入图片描述

其中Z是噪声频率下铁氧体磁珠的电阻。
选择尽可能大的电容值来过滤低频噪声,并将Pi滤波器元件尽可能靠近PLL电源引脚放置。此外,选择具有最小DC导通电阻但在30MHz时具有大电阻的铁氧体磁珠。

在这里插入图片描述

测试滤波器由两个铁氧体磁珠和一个电容组成,如所示Figure 6-8。就像Pi滤波器一样,3.3V电源噪声由L1铁氧体磁珠和C1电容衰减,PLL噪声由L2铁氧体磁珠和C1电容隔离。方程如下。

在这里插入图片描述

其中Z1是铁氧体磁珠L1的电阻。

在这里插入图片描述

其中Z2是铁氧体磁珠L2的电阻。
选择尽可能大的电容值来过滤低频噪声,并将Pi滤波器元件尽可能靠近PLL电源引脚放置。此外,选择具有最小DC导通电阻但在30MHz时具有大电阻的铁氧体磁珠。

Pi和T电路都有利于滤除高频噪声。然而,Pi电路具有优势,因为这种拓扑结构可以将电容放置在更靠近PLL电压引脚的位置,从而确保低接地阻抗和最小的电流环路面积,从而降低EMI。
对于低频隔离,有两种常见的技术,带大容量电容的Pi滤波器和线性稳压器。

在这里插入图片描述

低频滤波的一种方法如所示Figure 6-10 其中电阻R代替铁氧体磁珠,大容量电容C3 (10uF至33uF)添加到电路中。电阻R和大容量电容C3会衰减低频噪声。需要选择电阻,使得电阻上的电压降可以忽略不计。PLL电源电压必须在最差情况下PLL功耗的额定限值范围内。

低频滤波的另一种方法是使用线性稳压器。这种方法对PLL性能的影响最小。线性调节器通常具有良好的线路调节和电源抑制特性,可防止低频瞬变和高频噪声进入PLL电路。中所示的方法Figure 6-9 实施起来比前面描述的其它方法更昂贵,但在保持PLL电压尽可能干净以保证最低PLL抖动方面极其有效。

这篇关于高速DSP系统设计参考指南(六)锁相环(PLL)的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/254832

相关文章

不懂推荐算法也能设计推荐系统

本文以商业化应用推荐为例,告诉我们不懂推荐算法的产品,也能从产品侧出发, 设计出一款不错的推荐系统。 相信很多新手产品,看到算法二字,多是懵圈的。 什么排序算法、最短路径等都是相对传统的算法(注:传统是指科班出身的产品都会接触过)。但对于推荐算法,多数产品对着网上搜到的资源,都会无从下手。特别当某些推荐算法 和 “AI”扯上关系后,更是加大了理解的难度。 但,不了解推荐算法,就无法做推荐系

基于人工智能的图像分类系统

目录 引言项目背景环境准备 硬件要求软件安装与配置系统设计 系统架构关键技术代码示例 数据预处理模型训练模型预测应用场景结论 1. 引言 图像分类是计算机视觉中的一个重要任务,目标是自动识别图像中的对象类别。通过卷积神经网络(CNN)等深度学习技术,我们可以构建高效的图像分类系统,广泛应用于自动驾驶、医疗影像诊断、监控分析等领域。本文将介绍如何构建一个基于人工智能的图像分类系统,包括环境

水位雨量在线监测系统概述及应用介绍

在当今社会,随着科技的飞速发展,各种智能监测系统已成为保障公共安全、促进资源管理和环境保护的重要工具。其中,水位雨量在线监测系统作为自然灾害预警、水资源管理及水利工程运行的关键技术,其重要性不言而喻。 一、水位雨量在线监测系统的基本原理 水位雨量在线监测系统主要由数据采集单元、数据传输网络、数据处理中心及用户终端四大部分构成,形成了一个完整的闭环系统。 数据采集单元:这是系统的“眼睛”,

嵌入式QT开发:构建高效智能的嵌入式系统

摘要: 本文深入探讨了嵌入式 QT 相关的各个方面。从 QT 框架的基础架构和核心概念出发,详细阐述了其在嵌入式环境中的优势与特点。文中分析了嵌入式 QT 的开发环境搭建过程,包括交叉编译工具链的配置等关键步骤。进一步探讨了嵌入式 QT 的界面设计与开发,涵盖了从基本控件的使用到复杂界面布局的构建。同时也深入研究了信号与槽机制在嵌入式系统中的应用,以及嵌入式 QT 与硬件设备的交互,包括输入输出设

JAVA智听未来一站式有声阅读平台听书系统小程序源码

智听未来,一站式有声阅读平台听书系统 🌟 开篇:遇见未来,从“智听”开始 在这个快节奏的时代,你是否渴望在忙碌的间隙,找到一片属于自己的宁静角落?是否梦想着能随时随地,沉浸在知识的海洋,或是故事的奇幻世界里?今天,就让我带你一起探索“智听未来”——这一站式有声阅读平台听书系统,它正悄悄改变着我们的阅读方式,让未来触手可及! 📚 第一站:海量资源,应有尽有 走进“智听

Retrieval-based-Voice-Conversion-WebUI模型构建指南

一、模型介绍 Retrieval-based-Voice-Conversion-WebUI(简称 RVC)模型是一个基于 VITS(Variational Inference with adversarial learning for end-to-end Text-to-Speech)的简单易用的语音转换框架。 具有以下特点 简单易用:RVC 模型通过简单易用的网页界面,使得用户无需深入了

【区块链 + 人才服务】可信教育区块链治理系统 | FISCO BCOS应用案例

伴随着区块链技术的不断完善,其在教育信息化中的应用也在持续发展。利用区块链数据共识、不可篡改的特性, 将与教育相关的数据要素在区块链上进行存证确权,在确保数据可信的前提下,促进教育的公平、透明、开放,为教育教学质量提升赋能,实现教育数据的安全共享、高等教育体系的智慧治理。 可信教育区块链治理系统的顶层治理架构由教育部、高校、企业、学生等多方角色共同参与建设、维护,支撑教育资源共享、教学质量评估、

软考系统规划与管理师考试证书含金量高吗?

2024年软考系统规划与管理师考试报名时间节点: 报名时间:2024年上半年软考将于3月中旬陆续开始报名 考试时间:上半年5月25日到28日,下半年11月9日到12日 分数线:所有科目成绩均须达到45分以上(包括45分)方可通过考试 成绩查询:可在“中国计算机技术职业资格网”上查询软考成绩 出成绩时间:预计在11月左右 证书领取时间:一般在考试成绩公布后3~4个月,各地领取时间有所不同

Java 创建图形用户界面(GUI)入门指南(Swing库 JFrame 类)概述

概述 基本概念 Java Swing 的架构 Java Swing 是一个为 Java 设计的 GUI 工具包,是 JAVA 基础类的一部分,基于 Java AWT 构建,提供了一系列轻量级、可定制的图形用户界面(GUI)组件。 与 AWT 相比,Swing 提供了许多比 AWT 更好的屏幕显示元素,更加灵活和可定制,具有更好的跨平台性能。 组件和容器 Java Swing 提供了许多

系统架构师考试学习笔记第三篇——架构设计高级知识(20)通信系统架构设计理论与实践

本章知识考点:         第20课时主要学习通信系统架构设计的理论和工作中的实践。根据新版考试大纲,本课时知识点会涉及案例分析题(25分),而在历年考试中,案例题对该部分内容的考查并不多,虽在综合知识选择题目中经常考查,但分值也不高。本课时内容侧重于对知识点的记忆和理解,按照以往的出题规律,通信系统架构设计基础知识点多来源于教材内的基础网络设备、网络架构和教材外最新时事热点技术。本课时知识