PLL中计算目标频率的的M，N分频系数是如何来的？

下图是某款Sunxi平台的时钟树分布图，输入是24MHZ的晶震源，输出则是很多个不同的频点。

 一般来讲，输出频率和输入频率满足如下的关系：

这篇文章讨论这个公式的原理和来历。

下图所示的是PLL的基本结构，这是一个负反馈电路，生成时钟信号的核心部分是压控振荡器(Voltage-Controlled Oscillator, VCO),VCO能够根据所加的电压调整频率的振荡器，从图中可以看到，兼相器可以比较外部输入的基准时钟和VCO自身输入的时钟间的相位差，如果两个时钟一致则维持VCO电压，如果不一致就需要通过控制电路对VCO电压进行调整，VCO主频过高则降低电压，反之则提升电压。