modelsim 仿真clk，rst_n时出现Hiz

1.在使用quartus ii联合modelsim仿真时出现了clk、rst_n为Hiz；

2.在出错的仿真时发现modelsim界面没有i1，正确的应该有，如图 1 所示；

                                                         图 1 

3.我的问题出现在quartus ii调用testbench上，将Top Level Module 的名字写错；

4.找到quartus ii的simulation界面（Assignments--setting--EDA Tool Settings--Simulation）,如图 2；

                                                                                                         图 2 

4.点击Test Benches，在点击New，好，问题的关键来了，注意区别Test bench name与Top level module in test bench的区别，如图 3

 

                                                            图 3

5.Test bench name是你调用的test bench文件的名字（.vt文件），Top level module in test bench为.vt文件中顶层模块的名字。然后再重新编译调用，试试，加油。