【FPGA数字信号处理】并行FIR滤波器

2024-09-03 13:36

本文主要是介绍【FPGA数字信号处理】并行FIR滤波器,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

​​在数字信号处理领域,FIR(Finite Impulse Response)数字滤波器是一种非常重要的工具。它具有线性相位、稳定性好等优点,被广泛应用于通信、音频处理、图像处理等领域。

今天介绍一下并行 FIR 数字滤波器的原理以及实现。

一、FIR数字滤波器原理解析

1、数字滤波器

数字滤波器是数字信号处理领域的核心组件,它们对信号进行数学处理以增强或抑制某些特性。

数字滤波器按照其结构设计可分为两大类:有限冲激响应(FIR)和无限冲激响应(IIR)滤波器。

​​093f5e9a98d546278cb19ae035905077.jpeg

 FIR滤波器以其线性相位和较高的资源消耗而闻名;而IIR滤波器则以非线性相位和较低的资源消耗为特点。

线性相位:表示信号的相位变化呈现线性关系,从而保障了信号的时延特性得到精确的保持。

非线性相位:不同频率成分的信号在输入时保持的相对相位差,通过线性相位系统处理后,这些相对相位差仍然保持不变。

对于相位信息敏感的应用场景,如调制和解调过程,需要使用FIR滤波器;

对于关注特定频率成分的应用场景,不关心相位信息,比如单一频率成分的提取,为了优化资源使用,可以优先考虑IIR滤波器。

2、FIR数字滤波器

有限冲激响应(FIR)滤波器因其稳定性、线性相位特性以及无反馈结构而广受欢迎。

FIR 数字滤波器是一种离散时间系统,其输出信号是输入信号与滤波器系数的线性卷积。对于一个长度(抽头数)为 N 、阶次为N-1的 FIR 滤波器,其输入信号为 x(n),输出信号为 y(n),则有:

8f5fcc0a7f8b47cc85f0f0a5633bce7f.jpg

 其中,h(k)是滤波器系数。

df59122c763142839153c9d96ce2653c.jpg
从公式中,可以看出,完成一次滤波运算需要N次乘法和N−1次加法。

​​FIR滤波器常见的实现结构有直接型、级联型、频率取样型等,其中“直接型”结构适合FPGA实现,也就是直接由卷积公式得到。

3、并行FIR滤波器

(1)结构特点

由多个处理单元同时对输入信号进行处理。每个处理单元通常对应一个滤波器系数,输入信号同时与各个系数相乘,然后将乘积结果累加得到输出。

​​可以采用多个乘法器和加法器并行工作,以提高处理速度。

(2)性能优势

处理速度快。由于多个处理单元同时工作,可以在较短的时间内完成对输入信号的滤波处理。

适合高速实时信号处理应用,如高速数据通信、图像处理等领域。

(3)实现难点

硬件资源消耗较大。

需要多个乘法器和加法器,以及相应的控制逻辑,这会增加硬件成本和设计复杂度。

二、Python计算滤波器系数

1、FIR滤波器设计示例

设计一个2kHz采样,500Hz截止的15阶低通滤波器(h(n)长度为16),过渡带500~600Hz的FIR滤波器,量化位数为12bit,输入信号位宽也为12bit。

2、Python代码

from scipy.signal import firwin, freqz
import numpy as np
import matplotlib.pyplot as plt# 设计参数
fs = 2000  # 采样频率2kHz
cutoff = 500  # 截止频率500Hz
transition_width = 100  # 过渡带宽500Hz到600Hz
numtaps = 16  # 滤波器阶数15,加上直流项,总共16个系数
quantization_bits = 12  # 量化位数12bit# 设计FIR低通滤波器
h = firwin(numtaps, cutoff, fs=fs, window='hamming', pass_zero='lowpass')# 量化滤波器系数
quantized_h = np.round(h * (2**quantization_bits - 1)).astype(int)# 频率响应
w, h_freq = freqz(h, worN=8000)
w_quantized, h_freq_quantized = freqz(quantized_h, worN=8000)# 绘制滤波器频率响应
plt.figure(figsize=(12, 6))
plt.plot(0.5*fs*w/np.pi, np.abs(h_freq), 'b', label='原始滤波器响应')
plt.plot(0.5*fs*w_quantized/np.pi, np.abs(h_freq_quantized), 'r', label='量化后滤波器响应')
plt.axvline(cutoff, color='k', linestyle='--', label='截止频率')
plt.xlabel('频率 (Hz)')
plt.ylabel('幅度')
plt.title('15阶低通滤波器的频率响应')
plt.legend()
plt.grid()
plt.show()# 返回量化后的滤波器系数
quantized_h.tolist()

3、实现效果

9a4fed4b23d24defbb8d3c5d3508d0b6.jpg

 滤波器系数:

-10, -17, 39, 82, -155, -285, 562, 1831, 1831, 562, -285, -155, 82, 39, -17, -10

上图为滤波器的频率响应,蓝色曲线表示原始滤波器响应,红色曲线表示量化后的滤波器响应。黑色虚线表示截止频率。

三、FPGA实现

1、确定滤波器参数

(1)选择滤波器的类型,如低通、高通、带通等,以满足特定的信号处理需求。

(2)确定滤波器的阶数,阶数越高,滤波效果通常越好,但也会增加计算复杂度和硬件资源需求。

(3)确定滤波器的系数,这些系数决定了滤波器的频率响应特性。可以通过理论计算、设计工具或实验调整来确定合适的系数。

2、FPGA设计关键逻辑

从Python中计算FIR滤波器系数是对称的,16个滤波器系数只需要8个乘法器即可。

同时将输入系数与滤波器系数相乘,最后计算总和即可得滤波信号。

总的计算逻辑不复杂,需要注意的是有符号数运算。

篇幅限制,后续再补充代码。

640?wx_fmt=jpeg​​

如果需要更多学习资料和源码,想要学习FPGA实战入门进阶,请阅读下面这篇文章:
 

FPGA入门真的难吗?少走弯路,少踩坑。

这篇关于【FPGA数字信号处理】并行FIR滤波器的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/1133099

相关文章

从去中心化到智能化:Web3如何与AI共同塑造数字生态

在数字时代的演进中,Web3和人工智能(AI)正成为塑造未来互联网的两大核心力量。Web3的去中心化理念与AI的智能化技术,正相互交织,共同推动数字生态的变革。本文将探讨Web3与AI的融合如何改变数字世界,并展望这一新兴组合如何重塑我们的在线体验。 Web3的去中心化愿景 Web3代表了互联网的第三代发展,它基于去中心化的区块链技术,旨在创建一个开放、透明且用户主导的数字生态。不同于传统

usaco 1.2 Name That Number(数字字母转化)

巧妙的利用code[b[0]-'A'] 将字符ABC...Z转换为数字 需要注意的是重新开一个数组 c [ ] 存储字符串 应人为的在末尾附上 ‘ \ 0 ’ 详见代码: /*ID: who jayLANG: C++TASK: namenum*/#include<stdio.h>#include<string.h>int main(){FILE *fin = fopen (

AIGC6: 走进腾讯数字盛会

图中是一个程序员,去参加一个技术盛会。AI大潮下,五颜六色,各种不确定。 背景 AI对各行各业的冲击越来越大,身处职场的我也能清晰的感受到。 我所在的行业为全球客服外包行业。 业务模式为: 为国际跨境公司提供不同地区不同语言的客服外包解决方案,除了人力,还有软件系统。 软件系统主要是提供了客服跟客人的渠道沟通和工单管理,内部管理跟甲方的合同对接,绩效评估,BI数据透视。 客服跟客人

NC 把数字翻译成字符串

系列文章目录 文章目录 系列文章目录前言 前言 前些天发现了一个巨牛的人工智能学习网站,通俗易懂,风趣幽默,忍不住分享一下给大家。点击跳转到网站,这篇文章男女通用,看懂了就去分享给你的码吧。 描述 有一种将字母编码成数字的方式:‘a’->1, ‘b->2’, … , ‘z->26’。 现在给一串数字,返回有多少种可能的译码结果 import java.u

34465A-61/2 数字万用表(六位半)

34465A-61/2 数字万用表(六位半) 文章目录 34465A-61/2 数字万用表(六位半)前言一、测DC/AC电压二、测DC/AC电流四、测电阻五、测电容六、测二极管七、保存截图流程 前言 1、6位半数字万用表通常具有200,000个计数器,可以显示最大为199999的数值。相比普通数字万用表,6位半万用表具有更高的测量分辨率和更高的测量准确度,适用于精度比较高的测

超级 密码加密 解密 源码,支持表情,符号,数字,字母,加密

超级 密码加密 解密 源码,支持表情,符号,数字,字母,加密 可以将表情,动物,水果,表情,手势,猫语,兽语,狗语,爱语,符号,数字,字母,加密和解密 可以将文字、字母、数字、代码、标点符号等内容转换成新的文字形式,通过简单的文字以不同的排列顺序来表达不同的内容 源码截图: https://www.httple.net/152649.html

FPGA编译与部署方法全方位介绍

FPGA编译与部署是FPGA开发中的核心环节,涉及从代码编写、调试到将设计部署到FPGA硬件的全过程。这个流程需要经过创建项目、编写FPGA VI、模拟调试、编译生成比特流文件,最后将设计部署到硬件上运行。编译的特点在于并行执行能力、定制化硬件实现以及复杂的时钟管理。通过LabVIEW的FPGA模块和NI硬件,可以快速完成开发和部署,尤其适用于复杂控制与高性能数据处理系统。 1. FPG

两个长数字相加

1.编程题目 题目:要实现两个百位长的数字直接相加 分析:因为数字太长所以无法直接相加,所以采用按位相加,然后组装的方式。(注意进位) 2.编程实现 package com.sino.daily.code_2019_6_29;import org.apache.commons.lang3.StringUtils;/*** create by 2019-06-29 19:03** @autho

FPGA开发:条件语句 × 循环语句

条件语句 if_else语句 if_else语句,用来判断是否满足所给定的条件,根据判断的结果(真或假)决定执行给出的两种操作之一。 if(表达式)语句; 例如: if(a>b) out1=int1; if(表达式)         语句1; else         语句2; 例如: if(a>b)out1=int1;elseout1=int2; if(表达式1) 语句1; els

关于字符串转化为数字的深度优化两种算法

最近在做项目,在实际操作中发现自己在VC环境下写的字符串转化为整型的函数还是太过理想化了,或者说只能在window平台下软件环境中运行,重新给大家发两种函数方法: 第一个,就是理想化的函数,在VC环境下充分利用指针的优越性,对字符串转化为整型(同时也回答了某位网友的答案吖),实验检验通过: #include <stdio.h> #include <string.h> int rayatoi(c