数字电路与逻辑设计实验-MSI译码器逻辑功能测试

本文主要是介绍数字电路与逻辑设计实验-MSI译码器逻辑功能测试,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

实验目的

1.掌握中规模(MSI)集成译码器的逻辑功能和使用方法;

2.验证3—8线译码器和七段显示译码器的逻辑功能;

3.掌握数码管与译码器配合使用的方法。

实验原理

译码器的作用是进行代码间的“翻译”,将具有特定含义的二进制码进行辨别,并转换成控制信号。

译码器分通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。

l.变量译码器(又称二进制译码器)

变量译码器用以表示输入变量的状态,如2—4线、3—8线和4—16线译码器。若有n个输入变量,则有2^{n}个不同的组合状态,就有2^{n}个输出端供其使用。例如,有3个输入变量(或称为地址端),那么就可以有2^{3}=8个不同的地址组合,分别为000、001、010、011、100、101、110、111,可以控制8个输出端,而每一个输出所代表的函数对应于n个输入变量的最小项。

以3线—8线译码器74LSl38为例,图40-1(a)(b) (c)分别为其逻辑电路及引脚排列。其中A2、A1、A0为地址输入端, ̄Y0~ ̄Y7为译码输出端,S1、¯S2、¯S3为使能端。表40-1所示为74LSl38功能表。

当S1=1,¯S2+¯S3=0时,74LS138工作,地址码所指定的输出端输出0(被选中),其它输出端均输出1(未被选中)。当S1=0;¯S2+¯S3=×(注:“×”即不论是什么逻辑值的意思);或S1=×,¯S2+¯S3=1时,译码器被禁止,所有输出同时为l。

74LS138译码器也可作为负脉冲输出脉冲分配器使用,只需利用使能端中的一个输入端输入数据信息,器件就成为一个多路分配器,如图40-2所示。若令¯S2=¯S3=0,在S1端输入数据,地址码所对应的输出端输出S1数据的反码;若令S1=1、¯S3=0,从¯S2端输入数据,地址码所对应的输出端就是¯S2端数据信息的原码。若输入的是时钟脉冲,则数据分配器便成为时钟脉冲分配器。数据分配器可将一个信号源的数据信息传输到不同的地点。

由上式可接成如图40-3所示电路。利用使能端能还可以方便地将两个3-8译码器组成一个4-16译码器,如图40-4所示。

2.数码显示译码器

a.七段发光二极管(LED)数码管

LED数码管是目前最常用的数字显示器,图40-5(a)、(b)所示为共阴管和共阳管的电路。共阴管即所有的发光二极管的“-”极连在一起引出M脚接地,其它各脚必须接高电平二极管才能发亮;共阳管刚好相反。图40-5 (c)所示为两种不同出线形式的引出脚功能。其中共阴管本电路采用的型号为5011,共阳管采用的型号为5012

一个LED数码管可用来显示一位0~9十进制数和一个小数点。小型数码管(0.5英寸和0.36英寸)每段发光二极管的正向压降,随显示光(通常为红、绿、黄、橙色)的颜色不同略有差别,通常为2~2.5V,每个发光二极管的点亮电流在5~10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器,该译码器不但要完成译码功能,还要有相当的驱动能力。

b.BCD码七段译码驱动器

此类译码器型号有74LS47(共阳),74LS48(共阴)、CD4511(共阴)等,本实验系采用CD4511 BCD码锁存/七段译码/驱动器,驱动共阴极LED数码管。图40-6所示为CD4511引脚排列。其中

表40-2所示为CD4511功能表。CD4511内接有上拉电阻,故只需在输出端与数码管相应笔段二极管之间串入限流电阻即可工作。译码器还有拒伪码功能,当输入码超过1001时,输出全为“0”,数码管熄灭。

若用实验箱,一般实验装置上已完成了译码器CD4511和数码管BS202(或5011)之间的连接。实验时,只要接通+5V电源和将十进制的BCD码接至译码器的相应输入端A、B、C、D即可显示0~9的数字。四位数码管可接受4组BCD码输入。 CD4511与LED数码管连接如图40-7所示。

实验设备与器件

1.+5V直流电源         2.双踪示波器

3.连续脉冲源         4.逻辑电平开关

5.逻辑电平显示器         6.拨码开关组

7.译码显示器             8.74LS138×2、CD4511

四、实验步骤、过程和记录(数据、图表、计算等)

(1) 数据拨码开关的仿真电路如图40-8所示。

根据表40-1,设定不同输入开关量,逐项测试74LS138的逻辑功能。

(3) 用74LS138构成时序脉冲分配器,仿真电路如图40-10所示。

(4) 用两片74LSl38组合成一个4—16线译码器,仿真电路如图40-12所示。

四个输入端为D0~D3,其快捷键分别设定为0~3。16个输出端由指示器Y0~Y15显示输出状态。

实验内容:

1.数据拨码开关的使用

实验记录:

1.数据拨码开关的使用

利用十五位逻辑电平中的四个开关,分别定为A,B,C,D,当只有A开关打开时,数码管显示为1;当只有B开关打开时,数码管显示为2;当只有A和B开关打开时,数码管显示为3;当只有C开关打开时,数码管显示为4;当只有A和C开关打开时,数码管显示为5;当只有B和C开关打开时,数码管显示为6;当只有A和B和C开关打开时数码管显示为7;当只有D开关打开时,数码管显示为8;当只有A和D开关打开时,数码管显示为9........

2.74LS138译码器逻辑功能的测试

当按照电路图完成电路连接后,利用十五位逻辑电平的开关来测试74LS138译码器逻辑功能,并与74LS138译码器逻辑功能表(表40-1)的结果一致,证明了电路连接是正确的。

附录:

74LS138引脚排列:

这篇关于数字电路与逻辑设计实验-MSI译码器逻辑功能测试的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/1098511

相关文章

STM32(十一):ADC数模转换器实验

AD单通道: 1.RCC开启GPIO和ADC时钟。配置ADCCLK分频器。 2.配置GPIO,把GPIO配置成模拟输入的模式。 3.配置多路开关,把左面通道接入到右面规则组列表里。 4.配置ADC转换器, 包括AD转换器和AD数据寄存器。单次转换,连续转换;扫描、非扫描;有几个通道,触发源是什么,数据对齐是左对齐还是右对齐。 5.ADC_CMD 开启ADC。 void RCC_AD

HNU-2023电路与电子学-实验3

写在前面: 一、实验目的 1.了解简易模型机的内部结构和工作原理。 2.分析模型机的功能,设计 8 重 3-1 多路复用器。 3.分析模型机的功能,设计 8 重 2-1 多路复用器。 4.分析模型机的工作原理,设计模型机控制信号产生逻辑。 二、实验内容 1.用 VERILOG 语言设计模型机的 8 重 3-1 多路复用器; 2.用 VERILOG 语言设计模型机的 8 重 2-1 多

逻辑表达式,最小项

目录 得到此图的逻辑电路 1.画出它的真值表 2.根据真值表写出逻辑式 3.画逻辑图 逻辑函数的表示 逻辑表达式 最小项 定义 基本性质 最小项编号 最小项表达式   得到此图的逻辑电路 1.画出它的真值表 这是同或的逻辑式。 2.根据真值表写出逻辑式   3.画逻辑图   有两种画法,1是根据运算优先级非>与>或得到,第二种是采

UMI复现代码运行逻辑全流程(一)——eval_real.py(尚在更新)

一、文件夹功能解析 全文件夹如下 其中,核心文件作用为: diffusion_policy:扩散策略核心文件夹,包含了众多模型及基础库 example:标定及配置文件 scripts/scripts_real:测试脚本文件,区别在于前者倾向于单体运行,后者为整体运行 scripts_slam_pipeline:orb_slam3运行全部文件 umi:核心交互文件夹,作用在于构建真

61.以太网数据回环实验(4)以太网数据收发器发送模块

(1)状态转移图: (2)IP数据包格式: (3)UDP数据包格式: (4)以太网发送模块代码: module udp_tx(input wire gmii_txc ,input wire reset_n ,input wire tx_start_en , //以太网开始发送信

数字电路专题:verilog 阻塞赋值和非阻塞赋值

verilog 阻塞赋值 和 非阻塞赋值 “=”阻塞赋值, ”<=”非阻塞赋值。阻塞赋值为执行完一条赋值语句,再执行下一条,可理解为顺序执行,而且赋值是立即执行; 非阻塞赋值可理解为并行执行,不考虑顺序,在 always 块语句执行完成后,才进行赋值。 如下面的阻塞赋值: //代码如下:module top(din,a,b,c,clk);input din;input clk;out

LTspice模拟CCM和DCM模式的BUCK电路实验及参数计算

关于BUCK电路的原理可以参考硬件工程师炼成之路写的《 手撕Buck!Buck公式推导过程》.实验内容是将12V~5V的Buck电路仿真,要求纹波电压小于15mv. CCM和DCM的区别: CCM:在一个开关周期内,电感电流从不会到0. DCM:在开关周期内,电感电流总会到0. CCM模式Buck电路仿真: 在用LTspice模拟CCM电路时,MOS管驱动信号频率为100Khz,负载为10R(可自

HCIA--实验十:路由的递归特性

递归路由的理解 一、实验内容 1.需求/要求: 使用4台路由器,在AR1和AR4上分别配置一个LOOPBACK接口,根据路由的递归特性,写一系列的静态路由实现让1.1.1.1和4.4.4.4的双向通信。 二、实验过程 1.拓扑图: 2.步骤: (下列命令行可以直接复制在ensp) 1.如拓扑图所示,配置各路由器的基本信息: 各接口的ip地址及子网掩码,给AR1和AR4分别配置

霍夫曼编码/译码器

赫夫曼树的应用 1、哈夫曼编码   在数据通信中,需要将传送的文字转换成二进制的字符串,用0,1码的不同排列来表示字符。例如,需传送的报文为“AFTER DATA EAR ARE ART AREA”,这里用到的字符集为“A,E,R,T,F,D”,各字母出现的次数为{8,4,5,3,1,1}。现要求为这些字母设计编码。要区别6个字母,最简单的二进制编码方式是等长编码,固定采用3位二进制,可分别用

OpenGL/GLUT实践:流体模拟——数值解法求解Navier-Stokes方程模拟二维流体(电子科技大学信软图形与动画Ⅱ实验)

源码见GitHub:A-UESTCer-s-Code 文章目录 1 实现效果2 实现过程2.1 流体模拟实现2.1.1 网格结构2.1.2 数据结构2.1.3 程序结构1) 更新速度场2) 更新密度值 2.1.4 实现效果 2.2 颜色设置2.2.1 颜色绘制2.2.2 颜色交互2.2.3 实现效果 2.3 障碍设置2.3.1 障碍定义2.3.2 障碍边界条件判定2.3.3 障碍实现2.3.