【转】DDR3中的ODT

2024-08-22 01:58
文章标签 ddr3 odt

本文主要是介绍【转】DDR3中的ODT,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

ODT是什么鬼?为什么要用ODT?在很多关于DDR3的博文和介绍中都没有将清楚。在查阅了很多资料并仔细阅读DDR3的官方标准(JESD79-3A)之后,总算有点了头绪,下面来整理整理。

1、首先ODT是什么?

ODT(On-Die Termination),是从DDR2 SDRAM时代开始新增的功能。其允许用户通过读写MR1寄存器,来控制DDR3 SDRAM中内部的终端电阻的连接或者断开。在DDR3 SDRAM中,ODT功能主要应用于:

·DQ, DQS, DQS# and DM for x4 configuration

·DQ, DQS, DQS#, DM, TDQS and TDQS# for X8 configuration

·DQU, DQL, DQSU, DQSU#, DQSL, DQSL#, DMU and DML for X16 configuration

具体的结构图如下:

2、为什么要用ODT?

一个DDR通道,通常会挂接多个Rank,这些Rank的数据线、地址线等等都是共用;数据信号也就依次传递到每个Rank,到达线路末端的时候,波形会有反射(有兴趣的去啃几口《信号完整性分析》的书吧,个人表示好难),从而影响到原始信号;因此需要加上终端电阻,吸收余波。之前的DDR,终端电阻做在板子上,但是因为种种原因,效果不是太好,到了DDR2,把终端电阻做到了DDR颗粒内部,也就称为On Die Termination,Die上的终端电阻,Die是硅片的意思,这里也就是DDR颗粒。

所以,使用ODT的目的很简单,是为了让DQS、RDQS、DQ和DM信号在终结电阻处消耗完,防止这些信号在电路上形成反射,进而增强信号完整性。用JESD79-3A的原话就是:

The ODT feature is designed to improve signal integrity of the memory channel by allowing the DRAM controller to independently turn on/off termination resistance for any or all DRAM devices.

总的来说,ODT技术的优势非常明显。

第一,去掉了主板上的终结电阻器等电器元件,这样会大大降低主板的制造成本,并且也使主板的设计更加简洁。

第二,由于它可以迅速的开启和关闭空闲的内存芯片,在很大程度上减少了内存闲置时的功率消耗。

第三,芯片内部终结也要比主板终结更及时有效,从而减少了内存的延迟等待时间。这也使得进一步提高DDR2内存的工作频率成为可能。

3、DDR3中的ODT

3.1、ODT的开启

The ODT Mode is enabled if any of MR1 {A9, A6, A2} or MR2 {A10, A9} are non zero.

3.2、ODT的关闭

The ODT pin will be ignored if the Mode Registers MR1 and MR2 are programmed to disable ODT and in self-refresh mode.

3.3、ODT阻值的选择

ODT的阻值可以通关配置MR1寄存器的 {A9, A6, A2} 进行修改

这篇关于【转】DDR3中的ODT的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/1094916

相关文章

【芯片学习】【DDR3】

<xlinx FPGA应用进阶 通用IP核详解和设计开发>读书摘录: 1.      2. 3. 4. 5. 6. 7. 8. 9. 10. 11.

ddr3 vivado 设计

目录 一、如何知道器件所支持的时钟频率? 1.1DDR3芯片的带宽、位宽和最大IO时钟频率 1.3FPGA所支持的最大频率 二、时钟结构 三、MIG IP核的时钟:  3.1clock period时钟  3.2 ui_clk 3.3 input clock period 3.4 Reference clock 四、行业术语 一、如何知道器件所支持的时钟频率? 举例说明:

什么是On-die Termination(ODT,片上端接)

在深入研究“片上端接”之前,让我们先了解一下“端接”的概念。为什么需要“端接”? 高速的数据传输速率和实时功能是电子设备的目标。这些共同的目标推动了电子设备不仅需要高速运行,而且还需要提供快速响应和实时性能,以满足各种应用和行业用户的需求。更高的传输速度、更低的上升时间和更长的传输线成为保持从发射器到接收器的信号完整性的巨大挑战。 确保信号完整性是一项重大挑战,因为我们的目标是更高的传输速度、减

Spartan6 FPGA DDR3 IP核调试及程序示例

Spartan6 FPGA芯片中集成了MCB硬核,它可以支持到DDR3。在ISE中提供了MIG IP核,可以用它来生成 DDR3 控制器,并通过 MIG 的 GUI 图形界面完成相关配置。可以参照其官方datasheet查看其用法--UG388MCB模块信号和架构框图如图3所示,了解内部框图有助于梳理IP核的逻辑架构,更好的完成用户端的逻辑设计。IP核将Memory的控制已经做好并封装起来,提供了

『FPGA通信接口』DDR(4)DDR3内存条SODIMMs读写测试

文章目录 前言1.MIG IP核配置2.测试程序3.DDR应用4.传送门 前言 不论是DDR3颗粒还是DDR3内存条,xilinx都是通过MIG IP核实现FPGA与DDR的读写。本文区别于DDR颗粒,记录几个与颗粒配置不同的地方。关于DDR的原理与MIG IP的简介,请查看前面文章,链接在文末。本文提供了配套的工程源码,链接在文末,本文用的内存条为MT16KTF1G64HZ

【专篇】DDR3 SDRAM-01总体介绍

概念 DDR3 SDRAM(Double-Data-Rate 3 Synchronous Dynamic Random-Access Memory,第三代双倍速率同步动态随机存取存储器)是计算机存储技术的一种重要进步,它在前代DDR2 SDRAM的基础上进行了多项改进和优化。以下是DDR3 SDRAM的特点介绍: 双倍速率(DDR):DDR3 SDRAM采用双倍速率数据传输技术,即在每个

DDR3的DQS_p/n信号电平摆幅变化不一致现象

环境: zynq7100,  MT41J64M16 现象: (1) 处理器读DDR3的操作,DQS_p/n信号与DQn信号一道,由DDR3发出,处理器接收。 测量发现,DQS信号电平摆幅低低高高的现象,摆幅高时能达到正常摆幅要求,低时只是正常摆幅的一半左右。 (2) 处理器写DDR3的操作,DQS_p/n与DQn一道,由处理器发出,DDR3接收。 测量信号正常,DQS信号差分摆幅一

『FPGA通信接口』DDR(3)DDR3颗粒读写测试

文章目录 前言1.配套工程简介2.测试内容与策略3. 测试程序分析4.程序结果分析5.一个IP控制两颗DDR36.传送门 前言 以四颗MT41K512M16HA-125AIT颗粒为例,介绍如何在一块新制板卡上做关于DDR3的器件测试。前面两篇介绍了什么是DDR,并介绍了xilinx给出的FPGA与DDR完美结合的方案MIG IP核,请按照顺序阅读DDR相关文章,链接在文末。D

【DRAM存储器二十八】DDR4介绍-DDR4 SDRAM的主要技术特性之ODT,为什么要新增RTT_PARK?

👉个人主页:highman110 👉作者简介:一名硬件工程师,持续学习,不断记录,保持思考,输出干货内容  参考资料:《镁光DDR4数据手册》 、《JESD79-4B》   ODT         DDR4的ODT相对DDR3又有更新。我们从DDR2到DDR4一起回顾一下。DDR2的终端电阻为RTT(NOM),由EMR的EMR的bit2和bit6进行设置:

Xilinx Kintex-7系列XC7K410T-FFG900外设之DDR3硬件设计

引言:基于K7+C665x为核心的电路板中用到了DDR3存储芯片,现将FPGA外接DDR3时硬件设计中的一些心得做一个简单的分享。 1. DDR3与K7-410T互联设计 在数据速率带宽约束方面,DDR3运行速度受限于其与K7-410T FPGA互联的I/O Bank 管脚以及FPGA器件的速度等级。如下表所示,当FPGA选定时,如需DDR3运行最大工作频率时,需要将DDR3互联至FPGA的H