vivado WIRE

2024-06-21 21:44

文章标签 vivado wire

本文主要是介绍vivado WIRE，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

WIRE是用于在Xilinx部件上路由连接或网络的设备对象。一根电线
是单个瓦片内部的一条互连金属。PIP、系紧装置和
SITE_PINs。
提示：WIRE对象不应与设计的Verilog文件中的WIRE实体混淆。那些
电线在设计中与网络有关，而不是与定义的设备的路由资源有关
WIRE对象。
相关对象
如图2-33第119页所示，WIRE对象与TILE、NODE、PIP或NET相关。
您可以使用以下Tcl命令的形式查询WIRE：
get_wires-of[get_tiles INT_R_X7Y47]
您还可以查询WIRE所在的TILE；或相关的NODE和PIP
具有特定WIRE：
get_nodes-of_objects[get_wires INT_R_X7Y47/NW6BEG1]
属性
WIRE对象上的特性可以使用以下命令报告：
report_property-所有[lindex[get_wires-of[get_nodes INT_R_X7Y47/NW6BEG1]]0]
提示：由于设备上的WIRE数量，使用get_WIREs-Tcl命令时不使用
-不建议使用of_objects或-filters来缩小结果范围。
这些属性包括以下内容和示例值：

Property Type Read-only Visible Value

CLASS string true true wire

COST_CODE int true true 3

ID_IN_TILE_TYPE int true true 123

IS_CONNECTED bool true true 1

IS_INPUT_PIN bool true true 0

IS_OUTPUT_PIN bool true true 0

IS_PART_OF_BUS bool true true 0

NAME string true true INT_R_X7Y47/NW6BEG1

NUM_DOWNHILL_PIPS int true true 0

NUM_INTERSECTS int true true 1

NUM_PIPS int true true 20

NUM_TILE_PORTS int true true 0

NUM_UPHILL_PIPS int true true 20

SPEED_INDEX int true true 2232

TILE_NAME string true true INT_R_X7Y47

TILE_PATTERN_OFFSET int true true 0

这篇关于vivado WIRE的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！

http://www.chinasem.cn/article/1082417。 23002807@qq.com

相关文章

vivado 添加多循环路径

vivado 添加多循环路径

添加多循环路径接下来，您将使用约束编辑器添加一个多循环路径。 1.双击树的“异常”类别下的“设置多周期路径”。 2.在“设置多周期路径”对话框中，将路径乘数设置为2。 3.在“通过”输入框中，键入以下字符串（或者，您可以复制和粘贴它从这里）： [get_pins cpuEngine/or1200_cpu/or1200_alu/*] 请注意，Tcl命令显示在command字段中。

阅读更多...

vivado error：Combinatorial Loop Alert：1 LUT cells form a combinatorial loop

vivado error：Combinatorial Loop Alert：1 LUT cells form a combinatorial loop

VIVADO ERROR :Combinatorial Loop Alert：1 LUT cells form a combinatorial loop vivao生成bit流时发生报错，如下图所示定位原因解决 vivao生成bit流时发生报错，如下图所示定位原因在三段式状态机中，组合逻辑代码if else 语句未写全只写了if…elsif…,没有写else，导致错误

阅读更多...

vivado 创建时间约束3

vivado 创建时间约束3

下图显示了完成的输入延迟页面。请注意，四个约束是跳过。 12.成功输入所有输入约束值后，单击下一步。向导的“输出延迟”页面显示了中不受约束的所有输出设计。页面布局与输入页面非常相似。 13.在“输出延迟”页面中，单击“时钟”标题，按时钟的字母顺序对表格进行排序名字。 14.使用下表约束所有输出，就像您对输入约束值所做的那样。您可以在向导中一次选择多行，同时编辑多个条目。

阅读更多...

vivado 创建时间约束1

vivado 创建时间约束1

步骤3：创建时间约束在此步骤中，您打开合成的设计并使用AMD Vivado™定时约束男巫定时约束向导分析门级网表并发现缺失约束。使用“定时约束”向导为此设计生成约束。 1.在“流导航器”中，单击“打开综合设计”。 2.当综合设计打开时，单击综合设计下的约束向导部分。此时会出现“定时约束”向导的介绍页面。本页介绍向导创建的约束类型：时钟、输入和输出端口以及时钟域交叉。 3.阅读页面后，

阅读更多...

51单片机-第十一节-DS18B20温度传感器（One_Wire单总线）

51单片机-第十一节-DS18B20温度传感器（One_Wire单总线）

一、DS18B20温度传感器介绍： DS18B20是一种数字温度传感器。测温范围：-55C - +125C 通信接口：1-Wire（单总线）二、引脚及应用电路：很简单，电源，接地，通讯接口。三、内部结构：总图：（1）备用电源（2）器件地址（3）控制器（4）存储器（5）存储器内部： B1,B2存储最低有效温度和最高有效温度。

阅读更多...

Vivado+PetaLinux 系统搭建教程

Vivado+PetaLinux 系统搭建教程

PetaLinux 是基于 Yocto project DDR SDRAM 双倍数据率同步动态随机存取存储器（英语：Double Data Rate Synchronous Dynamic Random Access Memory，简称DDR SDRAM）为具有双倍资料传输率的SDRAM，其资料传输速度为系统主频的两倍，由于速度增加，其传输性能优于传统的SDRAM。 FTP文件传输在ubun

阅读更多...

点击Vivado的安装程序exe无法安装的解决办法

点击Vivado的安装程序exe无法安装的解决办法

在Windows操作系统上，在安装Vivado的时候会遇到双击xsetup.exe没有反应的情况，即使是用管理员权限再加上设置兼容模式也没有任何效果，且此问题有可能在多个版本上都存在，包括最新的2016.02。打开解压后的Vivado安装包的bin目录下，可以看到xsetup.exe本质上是调用xsetup.bat （个别版本是xsetup2.bat）这个批处理文件。接下来我们可以尝试用管理员

阅读更多...

创建 AD9361 的 vivado 工程,纯FPGA配置，不使用ARM程序

创建 AD9361 的 vivado 工程,纯FPGA配置，不使用ARM程序

前言 AD9361 的配置程序，如果使用官方的，就必须用ps进行配置，复杂不好使，如果直接使用FPGA配置，将会特别的简单。配置软件创建一份完整的寄存器配置表 //************************************************************// AD9361 R2 Auto Generated Initialization Scri

阅读更多...

Vivado DDS IP核使用和仿真（二、多通道信号发生器）

Vivado DDS IP核使用和仿真（二、多通道信号发生器）

按照博文https://blog.csdn.net/u013215852/article/details/91042672了解完单通道信号发生器之后，我们来看一下如果用一个IP核同时生成多通道信号怎么做，本文以1MHz和10MHz双通道为例： 1、设置参数，注意与单通道不同的地方通道设置为2，那么我们想要得到与单通道一样16bit的输出数据，那么根据公式我们就需要把Frequen

阅读更多...

Vivado DDS IP核使用和仿真（一、单通道信号发生器）小补充

Vivado DDS IP核使用和仿真（一、单通道信号发生器）小补充

请先看上一篇博文：https://blog.csdn.net/u013215852/article/details/91042672 在此博文的最后，生成了同时输出正弦信号和余弦信号，一些读者对此有一些疑问，其实很简单，按照上一篇的设置，如果把output设置为Sine and Cosine，那么IP核会自动将输出的宽度扩大一倍，即16变成了32，根据下图可知高16位为SINE，低16位为COS

阅读更多...