vivado HW_ILA

2024-06-10 08:36
文章标签 vivado hw ila

本文主要是介绍vivado HW_ILA，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

HW_ILA
描述
集成逻辑分析器（ILA）调试核心允许您执行系统内监控
通过对内核上的调试探针，在实现的设计中对信号进行处理。您可以配置
ILA核心实时触发特定硬件事件，并在
以系统速度探测。
ILA调试核心可以通过从IP目录实例化ILA核心来添加到设计中
到RTL设计中，或者使用create_debug_core Tcl命令添加ILA核心
到合成的网表。请参阅Vivado Design Suite用户指南：编程和
调试（UG908）[参考文献23]，了解有关在设计中添加ILA调试核心的更多信息。
根据设计生成比特流，并使用
program_hw_devices命令，可以从访问设计中的ILA调试核心
硬件管理器使用get_hw_ilas命令。分配给的调试探测器
可以使用get_ hw_。

ILA调试核心可以添加到RTL源文件中的设计中，或者使用
create_debug_core Tcl命令。调试核心可以在合成网表中找到
使用get_debug_cores命令进行设计。这些不是硬件ILA调试
Vivado Design Suite的硬件管理器功能中的核心对象hw_ila，
尽管它们是相关的。
硬件ILA调试核心可以在编程的上的硬件管理器中找到
硬件设备对象hw_device。您可以查询hw_device的hw_ila，如下所示：
get_hw_ilas-of[current_hw_device]
还有一些与硬件ILA调试核心相关联的对象，例如硬件
探针以及从hw_ila核心捕获的数据样本。您可以查询对象
与ILA调试核心相关联，如下所示：
get_hw_ila_datas-of_objects[get_hw_idlas hw_ila_2]
属性
可以使用report_property命令报告指定给的实际特性
特定HW_ ILA。请参阅Vivado Design Suite Tcl命令参考指南（UG835）
[参考文献13]了解更多信息。
指定给HW_ILA对象的属性包括以下内容：

Property Type Read-only Visible Value
CLASS string true true hw_ila
CONTROL.CAPTURE_CONDITION enum false true AND
CONTROL.CAPTURE_MODE enum false true ALWAYS
CONTROL.DATA_DEPTH int false true 1024
CONTROL.IS_ILA_TO_DRIVE_TRIG_OUT_ENABLED bool true true 0
CONTROL.IS_TRIG_IN_TO_DRIVE_TRIG_OUT_ENABLED bool true true 0
CONTROL.IS_TRIG_IN_TO_ILA_ENABLED bool true true 0
CONTROL.TRIGGER_CONDITION string false true AND
CONTROL.TRIGGER_MODE enum false true BASIC_ONLY
CONTROL.TRIGGER_POSITION int false true 0
CONTROL.TRIG_OUT_MODE enum true true DISABLED
CONTROL.TSM_FILE string false true
CONTROL.WINDOW_COUNT int false true 1
CORE_REFRESH_RATE_MS int false true 500
HW_CORE string true false core_1
INSTANCE_NAME string true true u_ila_0
NAME string true true hw_ila_1
STATIC.IS_ADVANCED_TRIGGER_MODE_SUPPORTED bool true true 1
STATIC.IS_BASIC_CAPTURE_MODE_SUPPORTED bool true true 1
STATIC.IS_TRIG_IN_SUPPORTED bool true true 0
STATIC.IS_TRIG_OUT_SUPPORTED bool true true 0
STATIC.MAX_DATA_DEPTH int true true 1024
STATIC.TSM_COUNTER_0_WIDTH int true true 15
STATIC.TSM_COUNTER_1_WIDTH int true true 15
STATIC.TSM_COUNTER_2_WIDTH int true true 15
STATIC.TSM_COUNTER_3_WIDTH int true true 15
STATUS.CORE_STATUS string true true IDLE
STATUS.DATA_DEPTH int true true 2147483647
STATUS.IS_TRIGGER_AT_STARTUP bool true true 0
STATUS.SAMPLE_COUNT int true true 0
STATUS.TRIGGER_POSITION int true true 2147483647
STATUS.TSM_FLAG0 bool true true 1
STATUS.TSM_FLAG1 bool true true 1
STATUS.TSM_FLAG2 bool true true 1
STATUS.TSM_FLAG3 bool true true 1
STATUS.TSM_STATE int true true 0
STATUS.WINDOW_COUNT int true true 2147483647
TRIGGER_START_TIME_SECONDS string true true
TRIGGER_STOP_TIME_SECONDS string true true
要报告特定HW_ILA的属性，可以复制并粘贴以下内容
命令输入Vivado Design Suite Tcl shell或Tcl控制台：
report_property -all [lindex [get_hw_ilas] 0]

这篇关于vivado HW_ILA的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！


http://www.chinasem.cn/article/1047666。

相关文章

vivado 添加多循环路径

vivado 添加多循环路径

添加多循环路径 接下来，您将使用约束编辑器添加一个多循环路径。 1.双击树的“异常”类别下的“设置多周期路径”。 2.在“设置多周期路径”对话框中，将路径乘数设置为2。 3.在“通过”输入框中，键入以下字符串（或者，您可以复制和粘贴它 从这里）： [get_pins cpuEngine/or1200_cpu/or1200_alu/*] 请注意，Tcl命令显示在command字段中。
阅读更多...
vivado error：Combinatorial Loop Alert：1 LUT cells form a combinatorial loop

vivado error：Combinatorial Loop Alert：1 LUT cells form a combinatorial loop

VIVADO ERROR :Combinatorial Loop Alert：1 LUT cells form a combinatorial loop vivao生成bit流时发生报错，如下图所示定位原因解决 vivao生成bit流时发生报错，如下图所示 定位原因 在三段式状态机中，组合逻辑代码if else 语句未写全只写了if…elsif…,没有写else，导致错误
阅读更多...
vivado 创建时间约束3

vivado 创建时间约束3

下图显示了完成的输入延迟页面。请注意，四个约束是 跳过。 12.成功输入所有输入约束值后，单击下一步。 向导的“输出延迟”页面显示了中不受约束的所有输出 设计。页面布局与输入页面非常相似。 13.在“输出延迟”页面中，单击“时钟”标题，按时钟的字母顺序对表格进行排序 名字。 14.使用下表约束所有输出，就像您对输入约束值所做的那样。 您可以在向导中一次选择多行，同时编辑多个条目。
阅读更多...
Kafka【十一】数据一致性与高水位（HW ：High Watermark）机制

Kafka【十一】数据一致性与高水位（HW ：High Watermark）机制

【1】数据一致性 Kafka的设计目标是：高吞吐、高并发、高性能。为了做到以上三点，它必须设计成分布式的，多台机器可以同时提供读写，并且需要为数据的存储做冗余备份。 图中的主题有3个分区，每个分区有3个副本，这样数据可以冗余存储，提高了数据的可用性。并且3个副本有两种角色，Leader和Follower，Follower副本会同步Leader副本的数据。 一旦Leader副本挂了，Follo
阅读更多...
vivado 创建时间约束1

vivado 创建时间约束1

步骤3：创建时间约束 在此步骤中，您打开合成的设计并使用AMD Vivado™定时约束 男巫定时约束向导分析门级网表并发现缺失 约束。使用“定时约束”向导为此设计生成约束。 1.在“流导航器”中，单击“打开综合设计”。 2.当综合设计打开时，单击综合设计下的约束向导 部分。 此时会出现“定时约束”向导的介绍页面。本页介绍 向导创建的约束类型：时钟、输入和输出端口以及时钟 域交叉。 3.阅读页面后，
阅读更多...
Vivado+PetaLinux 系统搭建教程

Vivado+PetaLinux 系统搭建教程

PetaLinux 是基于 Yocto project DDR SDRAM 双倍数据率同步动态随机存取存储器（英语：Double Data Rate Synchronous Dynamic Random Access Memory，简称DDR SDRAM）为具有双倍资料传输率的SDRAM，其资料传输速度为系统主频的两倍，由于速度增加，其传输性能优于传统的SDRAM。 FTP文件传输 在ubun
阅读更多...
点击Vivado的安装程序exe无法安装的解决办法

点击Vivado的安装程序exe无法安装的解决办法

在Windows操作系统上，在安装Vivado的时候会遇到双击xsetup.exe没有反应的情况，即使是用管理员权限再加上设置兼容模式也没有任何效果，且此问题有可能在多个版本上都存在，包括最新的2016.02。 打开解压后的Vivado安装包的bin目录下，可以看到xsetup.exe本质上是调用xsetup.bat （个别版本是xsetup2.bat）这个批处理文件。 接下来我们可以尝试用管理员
阅读更多...
创建 AD9361 的 vivado 工程,纯FPGA配置，不使用ARM程序

创建 AD9361 的 vivado 工程,纯FPGA配置，不使用ARM程序

前言 AD9361 的配置程序，如果使用官方的，就必须用ps进行配置，复杂不好使，如果直接使用FPGA配置，将会特别的简单。 配置软件 创建一份完整的寄存器配置表 //************************************************************// AD9361 R2 Auto Generated Initialization Scri
阅读更多...
Vivado DDS IP核使用和仿真（二、多通道信号发生器）

Vivado DDS IP核使用和仿真（二、多通道信号发生器）

按照博文https://blog.csdn.net/u013215852/article/details/91042672了解完单通道信号发生器之后，我们来看一下如果用一个IP核同时生成多通道信号怎么做，本文以1MHz和10MHz双通道为例： 1、设置参数，注意与单通道不同的地方 通道设置为2，那么我们想要得到与单通道一样16bit的输出数据，那么根据公式 我们就需要把Frequen
阅读更多...
Vivado DDS IP核使用和仿真（一、单通道信号发生器）小补充

Vivado DDS IP核使用和仿真（一、单通道信号发生器）小补充

请先看上一篇博文：https://blog.csdn.net/u013215852/article/details/91042672 在此博文的最后，生成了同时输出正弦信号和余弦信号，一些读者对此有一些疑问，其实很简单，按照上一篇的设置，如果把output设置为Sine and Cosine，那么IP核会自动将输出的宽度扩大一倍，即16变成了32，根据下图可知高16位为SINE，低16位为COS
阅读更多...

Copyright China编程 23002807@qq.com

沪ICP备2023033072号-2