vivado DIAGRAM、HW_AXI

2024-06-08 21:44
文章标签 vivado axi hw diagram

本文主要是介绍vivado DIAGRAM、HW_AXI，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

图表
描述
块设计（.bd）是在IP中创建的互连IP核的复杂系统
Vivado设计套件的集成商。Vivado IP集成器可让您创建复杂的
通过实例化和互连Vivado IP目录中的IP进行系统设计。一块
设计是一种分层设计，可以写入磁盘上的文件（.bd），但存储为
Vivado工具内存中的图表对象。
块设计通常是在界面级别构建的，以提高生产力，但是
也可以在端口或引脚级别进行编辑，以提供更大的控制。Vivado设计套件
项目可以在设计层次结构的不同级别合并多个图表，也可以
由单个图表组成作为顶层设计。
相关对象
如图1-2第13页所示，图对象包含其他IP积分器块设计
（bd）对象，如bd_cell、bd_nets和bd_ports。这些对象之间的关系
类似于单元、引脚和网络的标准网表对象之间的关系。你
可以得到块设计的每个对象：单元、地址空间、地址段、网络、引脚、端口、，
指定图表对象的接口网、接口引脚和接口端口。
例如，使用以下Tcl命令获取块设计的网络：
get_bd_nets-of_objects[current_bd_design]
属性
下表列出了在Vivado Design中分配给图表对象的属性
Suite，具有示例值：

Property Type Read-only Visible Value
CLASS string true true diagram
COLOR string false true
FILE_NAME string true true design_1.bd
NAME string true true design_1
USE_IP_SHARED_DIR bool false true 1
The properties of the diagram object can be reported using the following command:
report_property -all [lindex [get_bd_designs] 0]
HW_AXI
描述
JTAG到AXI主核心，或hw_AXI对象，是一个可定制的IP核心，用作AXI
Master在Xilinx FPGA上驱动AXI事务和驱动AXI信号，hw_device对象。
AXI Master核心支持AXI4接口和AXI4 Lite协议。AXI数据的宽度
总线是可配置的。AXI内核可以驱动AXI4 Lite或AXI4内存映射从机
通过AXI4互连。核心也可以连接到互连作为
主人
JTAG到AXI主核心必须在Xilinx IP目录的RTL代码中实例化。
关于VIO核心的详细文档可以在LogiCORE IP JTAG到AXI中找到
主产品指南（PG174）[参考文献29]。
相关对象
AXI主核心可以从Xilinx IP添加到RTL源文件中的设计中
目录AXI核心可以在综合网表设计中使用
get_debug_cores命令。这些不是硬件AXI主核心对象hw_AXI，
在Vivado Design Suite的硬件管理器功能中找到，尽管它们是相关的。
HW_AXI核心可以在编程硬件的硬件管理器中找到
设备对象，hw_device。您可以如下查询hw_device的hw_axi：
get_hw_axis-of[get_hw_devices]
此外，HW_AXI核心具有与该核心相关联的AXI事务，该事务可以是
查询如下：
get_hw_axi_txns-of[get_hw_axis]
属性
可以使用report_property命令报告指定给的特性
HW_AXI核心。请参阅Vivado Design Suite Tcl命令参考指南（UG835）
[参考文献13]了解更多信息。分配给HW_AXI对象的属性包括
以下是示例：
Property Type Read-only Visible Value
CLASS string true true hw_axi
HW_CORE string true false core_8
NAME string true true hw_axi_1
PROTOCOL string true true AXI4_Full
STATUS.AXI_READ_BUSY bool true true 0
STATUS.AXI_READ_DONE bool true true 0
STATUS.AXI_WRITE_BUSY bool true true 0
STATUS.AXI_WRITE_DONE bool true true 0
STATUS.BRESP string true true OKAY
STATUS.RRESP string true true OKAY
To report the properties for a specific HW_AXI, you can copy and paste the following
command into the Vivado Design Suite Tcl shell or Tcl Console:
report_property -all [lindex [get_hw_axis] 0]

这篇关于vivado DIAGRAM、HW_AXI的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！


http://www.chinasem.cn/article/1043390。

相关文章

vivado 添加多循环路径

vivado 添加多循环路径

添加多循环路径 接下来，您将使用约束编辑器添加一个多循环路径。 1.双击树的“异常”类别下的“设置多周期路径”。 2.在“设置多周期路径”对话框中，将路径乘数设置为2。 3.在“通过”输入框中，键入以下字符串（或者，您可以复制和粘贴它 从这里）： [get_pins cpuEngine/or1200_cpu/or1200_alu/*] 请注意，Tcl命令显示在command字段中。
阅读更多...
vivado error：Combinatorial Loop Alert：1 LUT cells form a combinatorial loop

vivado error：Combinatorial Loop Alert：1 LUT cells form a combinatorial loop

VIVADO ERROR :Combinatorial Loop Alert：1 LUT cells form a combinatorial loop vivao生成bit流时发生报错，如下图所示定位原因解决 vivao生成bit流时发生报错，如下图所示 定位原因 在三段式状态机中，组合逻辑代码if else 语句未写全只写了if…elsif…,没有写else，导致错误
阅读更多...
vivado 创建时间约束3

vivado 创建时间约束3

下图显示了完成的输入延迟页面。请注意，四个约束是 跳过。 12.成功输入所有输入约束值后，单击下一步。 向导的“输出延迟”页面显示了中不受约束的所有输出 设计。页面布局与输入页面非常相似。 13.在“输出延迟”页面中，单击“时钟”标题，按时钟的字母顺序对表格进行排序 名字。 14.使用下表约束所有输出，就像您对输入约束值所做的那样。 您可以在向导中一次选择多行，同时编辑多个条目。
阅读更多...
Kafka【十一】数据一致性与高水位（HW ：High Watermark）机制

Kafka【十一】数据一致性与高水位（HW ：High Watermark）机制

【1】数据一致性 Kafka的设计目标是：高吞吐、高并发、高性能。为了做到以上三点，它必须设计成分布式的，多台机器可以同时提供读写，并且需要为数据的存储做冗余备份。 图中的主题有3个分区，每个分区有3个副本，这样数据可以冗余存储，提高了数据的可用性。并且3个副本有两种角色，Leader和Follower，Follower副本会同步Leader副本的数据。 一旦Leader副本挂了，Follo
阅读更多...
vivado 创建时间约束1

vivado 创建时间约束1

步骤3：创建时间约束 在此步骤中，您打开合成的设计并使用AMD Vivado™定时约束 男巫定时约束向导分析门级网表并发现缺失 约束。使用“定时约束”向导为此设计生成约束。 1.在“流导航器”中，单击“打开综合设计”。 2.当综合设计打开时，单击综合设计下的约束向导 部分。 此时会出现“定时约束”向导的介绍页面。本页介绍 向导创建的约束类型：时钟、输入和输出端口以及时钟 域交叉。 3.阅读页面后，
阅读更多...
Vivado+PetaLinux 系统搭建教程

Vivado+PetaLinux 系统搭建教程

PetaLinux 是基于 Yocto project DDR SDRAM 双倍数据率同步动态随机存取存储器（英语：Double Data Rate Synchronous Dynamic Random Access Memory，简称DDR SDRAM）为具有双倍资料传输率的SDRAM，其资料传输速度为系统主频的两倍，由于速度增加，其传输性能优于传统的SDRAM。 FTP文件传输 在ubun
阅读更多...
点击Vivado的安装程序exe无法安装的解决办法

点击Vivado的安装程序exe无法安装的解决办法

在Windows操作系统上，在安装Vivado的时候会遇到双击xsetup.exe没有反应的情况，即使是用管理员权限再加上设置兼容模式也没有任何效果，且此问题有可能在多个版本上都存在，包括最新的2016.02。 打开解压后的Vivado安装包的bin目录下，可以看到xsetup.exe本质上是调用xsetup.bat （个别版本是xsetup2.bat）这个批处理文件。 接下来我们可以尝试用管理员
阅读更多...
创建 AD9361 的 vivado 工程,纯FPGA配置，不使用ARM程序

创建 AD9361 的 vivado 工程,纯FPGA配置，不使用ARM程序

前言 AD9361 的配置程序，如果使用官方的，就必须用ps进行配置，复杂不好使，如果直接使用FPGA配置，将会特别的简单。 配置软件 创建一份完整的寄存器配置表 //************************************************************// AD9361 R2 Auto Generated Initialization Scri
阅读更多...
Vivado DDS IP核使用和仿真（二、多通道信号发生器）

Vivado DDS IP核使用和仿真（二、多通道信号发生器）

按照博文https://blog.csdn.net/u013215852/article/details/91042672了解完单通道信号发生器之后，我们来看一下如果用一个IP核同时生成多通道信号怎么做，本文以1MHz和10MHz双通道为例： 1、设置参数，注意与单通道不同的地方 通道设置为2，那么我们想要得到与单通道一样16bit的输出数据，那么根据公式 我们就需要把Frequen
阅读更多...
Vivado DDS IP核使用和仿真（一、单通道信号发生器）小补充

Vivado DDS IP核使用和仿真（一、单通道信号发生器）小补充

请先看上一篇博文：https://blog.csdn.net/u013215852/article/details/91042672 在此博文的最后，生成了同时输出正弦信号和余弦信号，一些读者对此有一些疑问，其实很简单，按照上一篇的设置，如果把output设置为Sine and Cosine，那么IP核会自动将输出的宽度扩大一倍，即16变成了32，根据下图可知高16位为SINE，低16位为COS
阅读更多...

Copyright China编程 23002807@qq.com

沪ICP备2023033072号-2