先进工艺不再wire load model进行静态时序分析，否则综合结果与后端物理电路差距很大，因此DC综合工具也进行了多次迭代，DC工具有两种模式，包括wire load mode和Topographical Mode，也就是对应的DC Expert和DC Ultra。 DC Expert：基础版的DC工具，采用线负载模型wire load model 进行延时计算，启动命令是dc_shell

Conformal ECO对DC Topo模式的边界优化网表表现很差劲。它会在DCT/DCG网表里增加很多不需要的逻辑门。 Synopsys的Design Compiler的DCT和DCG模式为了floorplan、绕线和时序优化了网表，这使得功能ECO变得困难很多。在综合过程中，子模块的边界上增加了克隆端口或者反相端口，还有寄存器的合并。 Conformal ECO在功能ECO时会做出错误的

一、模型UV适当创建一下 ：如下图 二、坐标轴 Y周朝上 三、shader设置

我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？ 拾陆楼知识星球入口 已知某模块的DCG结果显示存在congestion，有congestion部分逻辑结构如下图: 问题1: 如何分析该电路有congestion问题的原因？   答：data selection模块和后面的logic cone组成了更大的logic cone，一起优化，congestion问题会引起的