本文主要是介绍数字后端笔试题(1)DCG后congestion问题,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!
我正在「拾陆楼」和朋友们讨论有趣的话题,你⼀起来吧?
拾陆楼知识星球入口
已知某模块的DCG结果显示存在congestion,有congestion部分逻辑结构如下图:
问题1: 如何分析该电路有congestion问题的原因?
答:data selection模块和后面的logic cone组成了更大的logic cone,一起优化,congestion问题会引起的timing问题。
问题2: 如何优化这种逻辑结构解决这类congestion?
答:前面的寄存器和data selection做到一个module里。
这篇关于数字后端笔试题(1)DCG后congestion问题的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!