cortex专题

Cortex-M4 HardFault原因查找方法

Cortex-M4 HardFault原因查找方法文章目录 Cortex-M4 HardFault原因查找方法写此博客背景思想简说我的做法Step 1：Step 2:Step 3:Step 4:Step 5：Step 5: 结果分析写此博客背景最近几日在Github上看到一个叫Armink的大神做了一个追踪Cortex-M系列的HardFault项目，具体连接：请点

微型操作系统内核源码详解系列五（1）：arm cortex m3架构

系列一：微型操作系统内核源码详解系列一：rtos内核源码概论篇（以freertos为例）-CSDN博客系列二：微型操作系统内核源码详解系列二：数据结构和对象篇（以freertos为例）-CSDN博客系列三：微型操作系统内核源码详解系列三（0）：空间存储及内存管理篇（前置篇）-CSDN博客微型操作系统内核源码详解系列三（1）：任务及切换篇（任务函数定义）

电机专用32位MCU PY32MD310，Arm® Cortex-M0+内核

PY32MD310是一颗专为电机控制设计的MCU，非常适合用做三相/单相 BLDC/PMSM 的主控芯片。芯片采用了高性能的 32 位 ARM® Cortex®-M0+ 内核，QFN32封装。内置最大 64 Kbytes flash 和 8 Kbytes SRAM 存储器，最高48 MHz工作频率，多达 16 个 I/O，均可作为外部中断。 PY32MD310单片机的工作温度范围为 -40℃ ~

Cortex-M7——NVIC

Cortex-M7——NVIC 小狼@http://blog.csdn.net/xiaolangyangyang 一、NVIC架构二、中断及异常编号三、中断屏蔽寄存器（__disable_irq和__enable_irq操作的是PRIMASK寄存器）四、中断分组寄存器（SCB->AIRCR[10:8]）五、NVIC寄存器

汇编指令——ARM Cortex-M指令分析

cpsid i 这条指令 cpsid i 是 ARM Cortex-M 处理器的汇编语言指令，用于关闭全局中断。在 ARM Cortex-M 处理器中，cpsid i 指令的作用是将处理器的中断（IRQ）禁用，以防止中断干扰当前的执行流程。这意味着在执行这条指令后，CPU 将不再响应任何中断请求，直到相应的使能指令被执行以重新开启中断。 ldr ldr 是 ARM 汇编语言中的一个指令，用于

ARM cortex-M3 异常处理分析

一、进入异常之前处理器可能的状态有： 1. handler 2. 线程，MSP 3. 线程，PSP 二、产生异常时： 1、有一个压栈的过程，产生异常时使用PSP，就压入到PSP中，产生异常时使用MSP，就压入到MSP中 2、会根据处理器的模式和使用的堆栈，设置LR的值（当然设置完的LR的值再压栈）三、异常返回时：根据LR的值，判读使

arm cortex-m架构 SVC指令详解以及其在freertos的应用

1. 前置知识本文基于arm cortex-m架构描述，关于arm cortex-m的一些基础知识可以参考我另外几篇文章： arm cortex-m 架构简述arm异常处理分析c语言函数调用规范-基于arm 分析 2 SVC指令 2.1 SVC指令位域表示 bit15 - bit12：条件码（Condition Code），用于控制指令的条件执行(EQ，NE，… )。bit11-

基于Cortex的MCU设计

基于Cortex的MCU设计今日更新的存货文档，发现日更文章还是很花时间的。保证一周更新三篇文章就行啦，本篇文章的内容起始主要取自于《Cortex-M3 权威指南》和知网下载的论文。写的不详细，想进一步了解的就去看这篇文档或网上找别的资料，有错误的地方评论区留言或者私信我，我再更改。书本网盘链接如下，永久有效链接。链接：https://pan.baidu.com/s/1Zp0L1rAnCJ

cortex-m单片机厂商及特点

主要厂商有以下5个意法半导体兆易创新NXP瑞芯微新唐科技microchip 也是单片机厂家,但是用的是 mips 架构和自有架构 TI 也是单片机厂家,但是用的是 mips 架构和自有架构 atmel 也是单片机厂家,但是用的是 arm 架构和自有架构瑞萨也是单片机厂家,但是用的是 arm 架构和自有架构工程角度对各厂家cpu的介

cortex-m 单片机在 arm产品中的位置及类别

cortex-m 单片机在arm产品中的位置 https://developer.arm.com/ip-products/processors 下面有1类 processor ,是 cortex-mThe Arm Cortex-M series contains the smallest/lowest power processors build by Arm, optimized for di

【ARM Cortex-M 系列 2.1 -- Cortex-M7 Debug system registers】

请阅读【嵌入式开发学习必备专栏】文章目录 Debug system registers中断控制状态寄存器（ICSR）Debug Halting Control and Status Register, DHCSR Debug 寄存器DCRSR与DCRDRCPU 寄存器读操作CPU 寄存器写操作CPU 寄存器选择CPU 寄存器读写示例调试故障状态寄存器（DFSR） Deb

【ARM Cortex-M3指南】8：中断行为

文章目录八、中断行为8.1 中断/异常流程8.1.1 压栈8.1.2 取向量8.1.3 寄存器更新 8.2 异常退出8.3 嵌套中断8.4 末尾连锁中断8.5 延迟到达8.6 进一步了解异常返回值8.7 中断等待8.8 中断相关的错误8.8.1 压栈8.8.2 出栈8.8.3 取向量8.8.4 非法返回八、中断行为 8.1 中断/异常流程异常发生时，同时会伴随着多种情

【ARM Cortex-M3指南】6：异常

文章目录六、异常6.1 异常类型6.2 优先级定义6.3 向量表6.4 中断输入和挂起行为6.5 错误异常6.5.1 总线错误6.5.2 存储器管理错误6.5.3 使用错误6.5.4 硬件错误6.5.5 处理错误 6.6 请求管理调用和可挂起的服务调用六、异常 6.1 异常类型 Cortex-M3内置的异常架构支持多个系统异常和外部中断，编号1-15的异常为系统异常，16

【ARM Cortex-M3指南】4：存储器系统

文章目录四、存储器系统4.1 存储器系统特性概述4.2 存储器映射4.3 存储器访问属性4.4 默认的存储器访问权限4.5 位段操作4.5.1 位段操作的优势4.5.2 不同数据宽度的位段操作4.5.3 C程序实现位段操作 4.6 非对称传输4.7 排他访问4.8 端模式四、存储器系统 4.1 存储器系统特性概述 Cortex-M3处理器的存储器架构预先定义了存储器映射，

【ARM Cortex-M3指南】3：Cortex-M3基础

文章目录三、Cortex-M3基础3.1 寄存器3.1.1 通用目的寄存器 R0~R73.1.2 通用目的寄存器 R8~R123.1.3 栈指针 R133.1.4 链接寄存器 R143.1.5 程序计数器 R15 3.2 特殊寄存器3.2.1 程序状态寄存器3.2.2 PRIMASK、FAULTMASK和BASEPRI寄存器3.2.3 控制寄存器 3.3 操作模式3.4 异常和中断3.5

正点原子[第二期]Linux之ARM（MX6U）裸机篇学习笔记-6.3--Cortex-A7寄存器介绍

前言：本文是根据哔哩哔哩网站上“正点原子[第二期]Linux之ARM（MX6U）裸机篇”视频的学习笔记，在这里会记录下正点原子 I.MX6ULL 开发板的配套视频教程所作的实验和学习笔记内容。本文大量引用了正点原子教学视频和链接中的内容。引用：正点原子IMX6U仓库 (GuangzhouXingyi) - Gitee.com 《【正点原子】I.MX6U嵌入式Linux驱动开发指南V

STM32H745BIT6上的ARM Cortex-M7和Cortex-M4核心共享SRAM4中的数据的方法

目录 1.Cortex-M7 Core (主核心) 2.Cortex-M4 Core (从核心) 3.具体代码示例（1）Cortex-M7 Core (主核心) （2）Cortex-M4 Core (从核心) （3）总结 4.额外的知识点：原子操作（1）基本原子操作：（2）复合原子操作：（3）锁操作：（4）用途： STM32H745BIT

Cortex系列M0-4简单对比

最近搞了块ST的Cortex-M4处理器，然后下了本文档。分享一下。针对目前进入大众视野的M0、M3、M4做了如下简单对比，内容来自ARM等官网，这里仅仅是整理了下，看起来更直观点，呵呵。 Cortex-M 系列针对成本和功耗敏感的 MCU 和终端应用（如智能测量、人机接口设备、汽车和工业控制系统、大型家用电器、消费性产品和医疗器械）的混合信号设备进行过优化。. 一、比较 Cort

TI达芬奇系列TMS320DM8168浮点DSP C674x + ARM Cortex-A8高性能视频处理器，用于视频基础设施

由广州创龙自主研发的SOM-TL8168是体积极小的TMS320DM8168浮点DSP+ARM双核核心板，86mm*60mm，性能强、成本低、性价比高。采用沉金无铅工艺的10层板设计，专业的PCB Layout保证信号完整性的同时，经过严格的质量控制，通过高低温和振动要求，满足工业环境应用。 SOM-TL8168引出CPU全部资源信号引脚，二次开发极其容易，客户只需要专注上层运用，降低了开发难度

基于TI达芬奇系列TMS320DM8148浮点DSP C674x + ARM Cortex-A8应用于家用音频设备

TL8148-EVM是一款广州创龙基于TI TMS320DM8148（浮点DSP C674x + ARM Cortex-A8）SOM-TL8148核心板设计的开发板，它为用户提供了SOM-TL8148核心板的测试平台，用于快速评估SOM-TL8148核心板的整体性能。 TL8148-EVM底板采用沉金无铅工艺的4层板设计，不仅为客户提供丰富的TMS320DM8148入门教程，还协助客户进行底板的

TI达芬奇系列TMS320DM8148浮点DSP C674x + ARM Cortex-A8高性能视频处理器开发板规格书

TL8148-EasyEVM是一款广州创龙基于TI TMS320DM8148（浮点DSP C674x + ARM Cortex-A8）SOM-TL8148核心板设计的开发板，它为用户提供了SOM-TL8148核心板的测试平台，用于快速评估SOM-TL8148核心板的整体性能。 TL8148-EasyEVM底板采用沉金无铅工艺的4层板设计，不仅为客户提供丰富的TMS320DM8148入门教程，还协

TI达芬奇系列TMS320DM8148浮点DSP C674x + ARM Cortex-A8高性能视频处理器；

由广州创龙自主研发的SOM-TL8148是体积极小的TMS320DM8148浮点DSP+ARM双核核心板，86mm*60mm，性能强、成本低、性价比高。采用沉金无铅工艺的8层板设计，专业的PCB Layout保证信号完整性的同时，经过严格的质量控制，通过高低温和振动要求，满足工业环境应用。 SOM-TL8148引出CPU全部资源信号引脚，二次开发极其容易，客户只需要专注上层运用，降低了开发难度和

基于TI达芬奇系列TMS320DM8148浮点DSP C674x + ARM Cortex-A8的底板B2B连接器、电源接口和开关

由广州创龙设计的SOM-TL8148和SOM-TL8127核心板是Pin To Pin兼容，两款核心板公用同一块底板。DM8148与DM8127相比，DM8148有SATA接口，DM8127没有SATA接口；而DM8127有CSI2接口，DM8148没有。具体请查看两款芯片的Datasheet和核心板规格书。底板B2B连接器开发板使用底板+核心板设计模式，通过5个80pin、0.5mm间距

TI达芬奇系列TMS320DM8148浮点DSP C674x + ARM Cortex-A8的RAM、电源接口和拔码开关

TL8148-EasyEVM是一款广州创龙基于TI TMS320DM8148（浮点DSP C674x + ARM Cortex-A8）SOM-TL8148核心板设计的开发板，它为用户提供了SOM-TL8148核心板的测试平台，用于快速评估SOM-TL8148核心板的整体性能。 TL8148-EasyEVM底板采用沉金无铅工艺的4层板设计，不仅为客户提供丰富的TMS320DM8148入门教程，还协

TI达芬奇系列TMS320DM8148浮点DSP C674x + ARM Cortex-A8LCD触摸屏接口、LED指示灯

由广州创龙设计的SOM-TL8148和SOM-TL8127核心板是Pin To Pin兼容，两款核心板公用同一块底板。DM8148与DM8127相比，DM8148有SATA接口，DM8127没有SATA接口；而DM8127有CSI2接口，DM8148没有。具体请查看两款芯片的Datasheet和核心板规格书。 LCD触摸屏接口 CON16为LCD电阻触摸屏接口，为40pin、0.5mm间距LC

创龙TMS320DM8168浮点DSP C674x + ARM Cortex-A8Micro SD接口、拓展IO信号

TL8168-EasyEVM是广州创龙基于SOM-TL8168核心板研发的一款TI ARM Cortex-A8 + DSP C674x双核开发板，采用核心板+底板方式，尺寸为240mm*124.5mm，核心板采用工业级B2B连接器，稳定、可靠、便捷，可以帮助客户快速评估核心板性能。 SOM-TL8168核心板采用高密度沉金无铅工艺10层板设计，尺寸为86mm*60mm，采用原装进口美国德州仪器A