Cortex-A7支持的内存类型详解及配置举例

本文主要是介绍Cortex-A7支持的内存类型详解及配置举例，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

0 参考资料

Introduction to memory protection unit management on STM32 MCUs.pdf
ARM ArchitectureReference Manual ARMv7-A and ARMv7-R edition.pdf

1 Cortex-A7支持的内存类型详解

1.1 内存类型

ARM架构处理器支持的内存类型分为三种，分别是Normal memory（正常内存）、Device memory（设备内存）、Strongly ordered memory（强序内存）。关于这三种内存类型的stm32官方释义如下：
在这里插入图片描述
Normal memory：
CPU访问这种类型内存可以以最高效的方式加载和存储字节、半字和字（编译器不知道内存区域类型）。对于Normal memory的内存区域，CPU不一定按照程序中列出的顺序执行加载/存储操作。
Device memory：
对于这种类型的内存区，加载和存储要严格按照次序进行，这样是为了确保寄存器按照正确顺序设置。
Strongly ordered memory：
程序完全按照编程列出的顺序进行，CPU在执行程序流中的下一条指令之前必须等待当前加载/存储指令执行结束（有效总线访问）。这可能会导致性能下降。

1.2 内存管理方式

提到Cortex-A7的内存管理方式就离不开MMU（内存管理单元）和页表。MMU负责将虚拟地址转换为物理地址，而页表则存储了虚拟地址和物理地址的映射关系。下面便是一级页表（段页表）描述符格式：
在这里插入图片描述
后文均以一级页表的描述符格式展开介绍。

1.2 内存的Cache策略 TEX[2:0]、C、B

TEX[2:0]：类型扩展位
C：Cache使能位
B：写Buffer使能位
写Buffer解释:

写缓冲器是一个非常小的高速存储缓冲器，用来临时存放处理器将要写入到主存中的数据，在没有写缓冲器的系统中，处理器直接写数据到主存中。在带有写缓冲器的系统中，Cache直接将数据先写到写缓冲器中，然后写缓冲器再以低速写入主存中。这就将高速的CPU和Cache从对主存的低速读写中脱离了出来。

写Buffer在CPU中的架构图如下：
在这里插入图片描述
当TEX[2]=1时，内存区域使能Cache，其余编码定义了内部和外部缓存属性：TEX[1:0]位组成外部Cache策略。C,B位组成内部Cache策略。内部和外部使用的编码属性相同。
（1）当TEX[2]为0时，TEX[1:0]、C、B组合形成的内存Cache策略如下：
在这里插入图片描述

说明：
Device memory和Strongly ordered memory均不使能Cache，但后者不使能Buffer，对内存的加载/存储顺序要求更严格。区别在于前者指令执行完以后数据操作不一定会立即生效（要等到写Buffer写入完成），而后者指令执行完数据操作立即生效。

当TEX[2]为1时，TEX[1:0]、C、B组合形成的内存Cache策略如下：
在这里插入图片描述
按照下表决定Inner和Outer的Cache配置：

说明：
（1）CPU读取数据
（1.1）Cache数据命中
CPU直接从Cache读取数据
（1.2）Cache数据未命中
Read through：直接从内存读取数据，数据不会缓存到Cache
Read allocate：先把内存中的数据读取到Cache，再从Cache中读取数据
（2）CPU写入数据
（2.1）Cache数据命中
Write through：把数据同时写入Cache和内存
Write back：先把数据写入到Cache，并不同步更新memory(后端存储)。只是在Cache区要被新进入的数据取代时，才更新memory(后端存储)，这种方式也称作flush方式。
（2.2）Cache数据未命中
Write allocate：先把要写的数据载入到Cache中，写Cache，然后再通过flush方式写入到内存中
No write allocate：直接把要写的数据写入到内存中
注意：只要开启了Cache就默认开启了Read allocate。
什么是inner cache和outer cache？
通常内部集成的cache属于inner cache，外部总线AMBA上的cache属于outer cache。Inner是指最内层的缓存，即最接近CPU的缓存，并且总是包括最低级别的缓存。由Inner缓存属性控制的缓存不能位于由Outer缓存属性控制的缓存之外。在具体的实现中可能没有outer 缓存。比如有L1，L2, L3的三级缓存架构中，三个缓存可能都是inner缓存，而不存在outer缓存。也可以是L1是inner缓存，L2和L3是outer缓存。
以stm32MP135为例，其具有32KB的指令/数据一级缓存和128KB的未定义二级缓存。从以下框图可以看出，L1缓存属于inner缓存，L2缓存属于outer缓存。
在这里插入图片描述

1.3 内存共享配置S

在这里插入图片描述
当S=0时Normal memory不可共享，当S=1时Normal memory共享。可以看到只有Normal memory有独立的共享配置，而Strongly ordered memory由于不使能Cache及buffer不存在数据共享问题，只能是共享（相当于共享位配置无效）。Device memory由于使能了Buffer支持使能/失能共享，长描述符可配置为：Outer Shareable Device memory、Inner Shareable Device memory、Non-shareable Device memory、UNPREDICTABLE，短描述符可配置为：Shareable、Non-shareable。
Device memory的共享配置ARM官方建议如下：

ARM不建议使用“外部可共享（Outer Shareable Device memory）”或“可共享（Shareable）”以外的可共享性属性标记设备内存。

ARM原文如下：
在这里插入图片描述
本文举例使用的短描述符定义内存类型仅支持失能/使能共享（对应于ARM建议的可共享（Shareable））。如果需要配置为Inner Shareable Device memory，需要使用长描述符定义的内存类型。长描述符支持2位共享位配置，配置如下：
在这里插入图片描述
此外，在基于Cortex-M7的stm32H743中，开启了共享就基本等同于关闭了Cache，极大影响了性能。原文描述如下：