本文主要是介绍HLS相比RTL的优劣，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
HLS: xilinx公司推出的Vitis HLS开发， HLS工具是将HLS代码翻译成RTL，然后由Vivado编译生成bitstream
RTL: xilinx公司推出的Vivado开发
优势
- 开发周期短，非常适合前期功能、性能的验证，可以极大的节省时间成本和人力成本；
- 新手入门门槛低，HLS代码由C++和pragma组成，相比Verilog和VHDL对软件工程师更友好（当然具有硬件思维的工程师设计的代码更有优势）；
- 模块可复用性强；
- 平台可移植性强；
- 更便捷的代码迭代，用很小的改动就能生成不同的RTL代码，方便比较不同结构的功能、性能；
劣势
- 不适合高速接口开发；
- 会存在一定的冗余资源；
- HLS工具将HLS代码生成RTL过程中，会引入工具bug或者限制；
- 需要理解HLS工具，写出适合的代码，才能发挥FPGA的优势；
- 资源时序优化时，需要将HLS和Vivado联动起来；
- 对资源和时序的控制能力较低；
- 只支持一个时钟，不支持异步结构；（纯HLS开发）
这篇关于HLS相比RTL的优劣的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
