FPGA高端图像处理开发板-->鲲叔4EV:12G-SDI、4K HDMI2.0、MIPI等接口谁敢与我争锋?

本文主要是介绍FPGA高端图像处理开发板-->鲲叔4EV:12G-SDI、4K HDMI2.0、MIPI等接口谁敢与我争锋?,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

目录

  • 前言
  • 鲲叔4EV----高端FPGA图像处理开发板
  • 核心板描述
  • 底板描述
  • 配套例程源码描述
  • 配套服务描述
  • 开发板测试视频演示
  • 开发板获取

前言

在CSDN写博客传播FPGA开发经验已经一年多了,帮助了不少人,也得罪了不少人,有的人用我的代码赢得了某些比赛、得到了心仪的offer,也有的人天天骂我,anyway,哪怕只要还能帮助一个即将毕业的学生找到工作,哪怕只要还能帮助一个工程师解决项目开发的燃眉之急,我做的事情还是有意义的,之前,我推出过“鲲叔1号”开发板,感兴趣的同学可以去看之前的博客,博客链接如下:
点击直接前往
今天,我要重磅推出个人高端FPGA图像处理开发板,我将之命名为“鲲叔4EV”;
“鲲叔4EV号”比“鲲叔1号”更为高端,请看后面的详情介绍;

鲲叔4EV----高端FPGA图像处理开发板

鲲叔4EV–个人高端FPGA图像处理开发板,其推出可谓打乱行业现状,恐将被友商群起而攻之,本博客可能被举报限流,请珍惜阅读机会。。。
鲲叔4EV----个人高端FPGA图像处理开发板简介如下:
在这里插入图片描述

核心板描述

在这里插入图片描述
FPGA型号:Xilinx–Zynq UltraScale+–ZU4EV-2sfvc784-i;
内存:PS端挂载4GB DDR4,型号为MT40A512M16LY-075E;PL端挂载1GB DDR4,型号为MT40A256M16LY-083E;
闪存:8GB eMMC FLASH(型号为KLM8G1GETF-B041) + 2片128Mb QSPI FLASH(型号为MX25U12832FZ4I02);
时钟:一路33.3333MHz晶振提供给PS系统,一路32.768KHZ晶振提供给RTC,PL端时钟由底板提供;

底板描述

目前市面上常见的FPGA开发板板载的图像接口几乎如下:
DVP接口的ov5640、ov7725等,最高只能支持到1080P的HDMI;
这类的开发板价格相对便宜,但只能玩玩儿,没有工程使用价值,难以想象,什么样的不怕死的公司会用ov5640摄像头这样的东西做产品。。。本开发板底板接口如下:
★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★
★★★★★ 2路4 Lane MIPI CSI-DSI 双向接口,可接本博提供 的IMX317摄像头;
★★★★★ 1路 HDMI 2.0 输入接口,支持4K@60Hz,直连GTH高速BANK,PS8409A芯片均衡;
★★★★★ 1路 HDMI 2.0 输出接口,支持4K@60Hz,直连GTH高速BANK,DP159芯片驱动;
★★★★★ 1路 12G-SDI输入接口,支持并自适应SD、HD、3G、6G、12G SDI视频输入,LMH1219芯片均衡;
★★★★★ 1路 12G-SDI输出接口,支持并自适应SD、HD、3G、6G、12G SDI视频输出,LMH1218芯片驱动;
★★★★★ 1路 DP 输出接口,支持4K@30Hz,两通道,连接PS端MGT,参考时钟27M;
★★★★★ 1路 M.2 接口,PCIEX1标准,可接M.2的固态硬盘,差分时钟100M;
★★★★★ 1路 USB3.0 接口,连接PS端MGT,支持HOST工作模式,参考时钟26M;
★★★★★ 1路 PS端千兆网口,RGMII模式,PHY型号为RTL8211E;
★★★★★ 1路 PL端千兆网口,RGMII模式,PHY型号为RTL8211E;
★★★★★ 1路 USB-UART 串口,连接PS端,作为Linux系统运行调试;
★★★★★ 1路 TF SD卡接口,可作为Linux系统启动;
★★★★★ 1路 SFP+光口,直连GTH高速BANK;
★★★★★ 2路 CAN/CANFD接口;
★★★★★ 1路 音频输入输出接口,芯片型号为TLV320AIC3104;
★★★★★ 引出30 Pin-GPIO用户排针,电源有5V和3.3V;
★★★★★ 1路 JTAG 调试口;
★★★★★ 1颗e2prom芯片,芯片型号为AT24T128,i2c接口读写;
★★★★★ 1颗RTC 实时时钟芯片;
★★★★★ 3颗用户LED闪灯,给高电平灯亮;
★★★★★ 1颗PS端复位按键;
★★★★★ 1颗PL端用户按键,按下电平拉高;
★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★
总体来说,接口相当高端和丰富,全网与之接口相似的FPGA开发板价格没有低于八千人民币的;

配套例程源码描述

配套例程开发是一个陆续的过程,我提供的配套例程都是上板验证的、具有工程项目价值的、性价比超高的例程,低端例程不会提供在这块开发板上;目前计划开发并提供的历程源码如下:
★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★
★★★★★ 高达4K@60Hz的HDMI2.0彩条输出;
★★★★★ 高达4K@60Hz的HDMI2.0输入,转4K@60Hz HDMI2.0输出;
★★★★★ 高达4K@60Hz的HDMI2.0输入,图像缩放,转4K@60Hz HDMI2.0输出;
★★★★★ 高达4K@60Hz的HDMI2.0输入,图像缩放+视频拼接,转4K@60Hz HDMI2.0输出;
★★★★★ 高达4K@60Hz的HDMI2.0输入,转H.265压缩码流网口输出,用VLC播放器播放;
★★★★★ 本地H.265码流视频解压,转高达4K@60Hz的HDMI2.0输出;
★★★★★ MIPI DSI-CSI 视频回环输出,即4K@30Hz彩条–> MIPI DSI–> MIPI CSI;
★★★★★ IMX317摄像头4K@30Hz输入,转4K@30Hz的HDMI2.0输出;
★★★★★ IMX317摄像头4K@30Hz输入,图像缩放,转4K@60Hz HDMI2.0输出;
★★★★★ IMX317摄像头4K@30Hz输入,图像缩放+视频拼接,转4K@60Hz HDMI2.0输出;
★★★★★ 3G、6G、12G SDI视频输入,转3G、6G、12G SDI视频输出;
★★★★★ 3G、6G、12G SDI视频输入,图像缩放,转4K@60Hz的HDMI2.0输出;
★★★★★ 3G、6G、12G SDI视频输入,图像缩放+视频拼接,转4K@60Hz HDMI2.0输出;
★★★★★ 3G、6G、12G SDI视频输入,转H.265压缩码流网口输出,用VLC播放器播放;
★★★★★ 本地H.265码流视频解压,转3G、6G、12G SDI视频输出;
★★★★★ 4K图像缩放,即1080P彩条–>图像缩放到4K–>4K@60Hz的HDMI2.0输出;
★★★★★ 4K视频拼接,即1080P彩条–>图像缩放并多路拼接–>4K@60Hz的HDMI2.0输出;
★★★★★ 千兆网UDP环通例程;
★★★★★ 万兆网UDP环通例程;
★★★★★ 千兆网TCP服务器环通例程;
★★★★★ 千兆网TCP客户端环通例程;
★★★★★ 万兆网TCP客户端环通例程;
★★★★★ 万兆网TCP服务器环通例程;
★★★★★ 不断更新中。。。。。。;
★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★

配套服务描述

购买开发板后提供硬件如下:
开发板 X1;
下载器 X1;
电源适配器 X1;
IMX317 MIPI相机 X1(选配);
3G、6G、12G SDI信号源X1(选配);

提供软件服务如下:
提供上述的一套工程源码例程,高端的需另外付费;
技术支持答疑服务;

开发板测试视频演示

以开发板HDMI2.0彩条视频输出为例,演示如下:

HDMI2.0-彩条4K@60Hz输出

以开发板HDMI2.0 视频环出为例,演示如下:

HDMI2.0-4K@60Hz-输入输出

开发板获取

获取方式:私,或者文章末尾的V名片。
发货周期:2周内,因为要调试OK后才能顺丰包邮发出。。。

这篇关于FPGA高端图像处理开发板-->鲲叔4EV:12G-SDI、4K HDMI2.0、MIPI等接口谁敢与我争锋?的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/869217

相关文章

vue3项目将所有访问后端springboot的接口统一管理带跨域

vue3项目将所有访问后端springboot的接口统一管理带跨域 一、前言1.安装Axios2.创建Axios实例3.创建API服务文件4.在组件中使用API服务 二、跨域三、总结 一、前言 在Vue 3项目中,统一管理所有访问后端Spring Boot接口的最佳实践是创建一个专门的API服务层。这可以让你的代码更加模块化、可维护和集中管理。你可以使用Axios库作为HTT

DDS信号的发生器(验证篇)——FPGA学习笔记8

前言:第一部分详细讲解DDS核心框图,还请读者深入阅读第一部分,以便理解DDS核心思想 三刷小梅哥视频总结! 小梅哥https://www.corecourse.com/lander 一、DDS简介         DDS(Direct Digital Synthesizer)即数字合成器,是一种新型的频率合成技术,具有低成本、低功耗、高分辨率、频率转换时间短、相位连续性好等优点,对数字信

[FPGA][基础模块]跨时钟域传播脉冲信号

clk_a 周期为10ns clk_b 周期为34ns 代码: module pulse(input clk_a,input clk_b,input signal_a,output reg signal_b);reg [4:0] signal_a_widen_maker = 0;reg signal_a_widen;always @(posedge clk_a)if(signal_a)

周末设计高端企业_集团官网主题Discuz模板

风格名称: 周末设计_高端企业_集团官网 适用版本: Discuz! X3.0、X3.1、X3.2、X3.3、F1.0 风格编码: 使用语言包结构,适合全部编码 周末设计高端企业_集团官网主题Discuz模板

linux常用API接口

linux常用API接口 文章目录 linux常用API接口1.应用层内存映射mmap取消内存映射munmap终端打印可用方式1.puts 函数2.文件操作函数 fprintf3.字符输出函数 putchar4.fwrite 函数 2.内核层 1.应用层 内存映射mmap mmap 是一个用于内存映射的系统调用,它可以将一个文件或设备中的内容映射到进程的地址空间中,允许程

xilinx FPGA 串口设计笔记

xilinx FPGA  串口设计笔记 在设计中,需要用 FPGA 读取 GPS 内部的信息,GPS 的通信方式为串口,所以在 FPGA 中移植了串口程序。 本次移植的程序源代码是特权的串口程序,本以为移植应该很快就能完成, 但其中还是 出了一写小问题,耽误了不少的时间,下面将问题进行一个总结! 以下是串口的时序: 在设计中,耽误时间最长的问题就是数据老是出错,为了找出问题

图像处理相关的重要期刊汇总

期刊名称 Impact factor/收录 Image and Vision Computing   (IVC) 1.474 Pattern Recognition Letters 1.303 Artificial Intelligence 3.036 Computer Aided Geometric Design 1.33 Compute

上位机图像处理和嵌入式模块部署(mcu和swd接口)

【 声明:版权所有,欢迎转载,请勿用于商业用途。 联系信箱:feixiaoxing @163.com】         最近学习mcu的时候,接触了不少调试器,这里面有daplink、st-link v2、j-link v9。虽然模块的形状可能不太一样,但是硬件的连线都差不多,都是mcu上的3.3v、clk、dio和gnd四根连线。出于好奇,今天花了点时间了解了一下debug port、sw

【架构设计】模块化-面向接口编程

模块化的优势 结构清晰:业务独立,代码实现分离便于协作:耦合度低,不会影响团队其他成员的开发进度便于维护:各模块管理自身代码、布局、资源,不影响主工程 模块化的特点 高内聚,低耦合 常见的模块化方法 所有模块都放在一个工程里实现每个模块都放在一个独立工程中实现 模块的划分 从高到低 业务层平台能力层基础层 模块间的通信 直接依赖事件或广播通信路由通信面向接口通信 具体实现

使用ig507金融数据库的股票API接口经验有感:Java与Python

一、Java技术: 1. Java调用ig507金融数据库(ig507.com)股票API接口 引言: 随着金融科技的不断发展,数据驱动的投资策略变得越来越重要。本文将介绍如何使用Java语言调用ig507金融数据库的股票API接口,以获取实时股票数据,并展示基本的编程步骤和注意事项。 步骤一:引入依赖库 在Java项目中,首先需要引入用于处理HTTP请求和网络通信的库,如Apache