【ZYNQ 详细案例二】VGA显示的详细实现与原理分析 彩条实验 基于ZEDBOARD

2024-03-12 18:08
文章标签 分析 实现 显示 原理 实验 详细 案例 zynq vga zedboard 彩条

本文主要是介绍【ZYNQ 详细案例二】VGA显示的详细实现与原理分析 彩条实验 基于ZEDBOARD，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

【ZYNQ 详细案例二】VGA显示的详细实现与原理分析 彩条实验 基于ZEDBOARD

首先我们来看看Zedboard用户手册和数据手册上对于其VGA端口的定义
在这里插入图片描述
在这里插入图片描述

可知由以上的信息我们得到。VGA显示信号由以下部分组成：
1、RGB444的数据值
2、VGA-HS: VGA行同步信号
3、VGA-VS: VGA场同步信号（列同步）

行同步有效说明一行扫描完了，到达下一行开始扫描‘场同步信号有效说明整个屏幕完成，又回到第一行开始扫描。以此重复达到持续绘制VGA显示屏幕这一功能。

但是，在显示器上的电子枪在扫描过程中需要进行复位调整，这时如果我们在复位时开始执行有效的行或者场扫描的话，那么会出现错误。这也是为什么VGA时序图中有FRONT_PORCH和BACK_PORCH空隙原因。
在这里插入图片描述
digilent关于VGA的资料

对于我们输入不同的行和场的同步信号，显示器会自动匹配我们的信号 产生图像。但我们的输入应该满足如下的配置。
在这里插入图片描述

了现在我们以如下标准编写程序
在这里插入图片描述
由上面的参数，我们可以写一个参数定义对吧：

//行方向：
`define H_ACTIVE		1024
`define H_FRONT_PORCH	24
`define H_SYNCH_PULSE			136	
`define H_BACK_PORCH	160	
`define H_TOTAL			( `H_SYNCH_PULSE + `H_BACK_PORCH + `H_ACTIVE + `H_FRONT_PORCH ) 
//TOTAL=1344 //场方向
`define V_ACTIVE		768	
`define V_FRONT_PORCH	3	
`define V_SYNCH_PULSE			6	 
`define V_BACK_PORCH	29	
`define V_TOTAL			 (`V_SYNCH_PULSE + `V_BACK_PORCH +  `V_ACTIVE +`V_FRONT_PORCH )	
//TOTAL = 806

为了编程方便，我们转换一下时序图，也是相当于建立一个坐标系，但是如果我们按照时序图上的那样，从 sync低电平时开始的话，那么到达有效信号还得先去除 sync和BP（back porch）的时间对吧。那如果我们改变一下顺序呢，我们从 有效信号开始时，记作 数轴原点 0。那么我们可以得到下面这种形式的定义：
在这里插入图片描述
现在我们就可以按照时序编写代码了：
首先扫描x方向和y方向：


//=========== 行计数器 ================
always@(posedge pixel_clk)beginif(rst)x_cnt <= 0;else if( x_cnt == (`H_TOTAL-1) )x_cnt <= 0;else x_cnt <= x_cnt + 1;
end
//========== 场计数器 ==================
always@(posedge pixel_clk)beginif(rst)y_cnt <= 0;else if(x_cnt == (`H_TOTAL-1))beginif(y_cnt == (`V_TOTAL - 1) )y_cnt <= 0;else y_cnt <= y_cnt + 1;end
end

现在 x_cnt 和 y_cnt 相当于就是我们的坐标变量了。我们可以在坐标不同的阶段对一些信号做处理。比如，我们要告诉VGA显示器我们什么时候数据是有效的：即 x_cnt 处于 0 ~ H_active 时对吧：


//======== 判断输出有效信号 ==========
reg h_en;
always@(posedge pixel_clk)begin	if(x_cnt == (`H_TOTAL-1) )h_en <= 1;else if(x_cnt == (`H_ACTIVE-1))h_en <= 0;endreg v_en;
always@(posedge pixel_clk)beginif(x_cnt == (`H_TOTAL-1)) beginif(y_cnt == (`V_TOTAL-1) )v_en <= 1;else if(y_cnt == (`H_ACTIVE-1))v_en <= 0;end
endalways@(posedge pixel_clk) beginde <= v_en & h_en;end

请注意：对于场时序，他是一行扫描才加一，也就是当x_cnt扫完一行时，我们才会处理它。

接下来我们还有最后一项工作，就是把h_sync 和 v_sync 信号输出，对于这两个信号，我们只要在 x_cnt 处于 active+ front_porch 到 active+ front_porch+sync_pause 这个时间内给低电平（因为是低电平有效），其他时间都拉高不久可以了嘛。因此我们编写代码：

//================ 设置SYN的时间段为低电平================
always@(posedge pixel_clk)beginif(x_cnt == (`H_ACTIVE+`H_FRONT_PORCH-1))h_sync <=0;else if(x_cnt == (`H_ACTIVE+`H_FRONT_PORCH+`H_SYNCH_PULSE-1) )h_sync <=1;endalways@(posedge pixel_clk)beginif(rst)v_sync <=1;else beginif(x_cnt == `H_TOTAL-1) beginif(y_cnt == (`V_ACTIVE+`V_FRONT_PORCH-1))v_sync <=0;else if(y_cnt == (`V_ACTIVE+`V_FRONT_PORCH+`V_SYNCH_PULSE-1) )v_sync <=1;	elsev_sync<=v_sync;endelsev_sync <=v_sync;end
end

这样一来，我们所有的工作都结束了。通过这个模块，我们能够有效让显示屏识别在哪里数据有效、在哪里是hs，在哪里是vs。所以现在显示屏能够正常工作啦。如果我们再给它RGB的信号，他就可以正常输出颜色了。
对了，现在先给出 【vga_driver.v 】模块的完整代码。

`timescale 1ns / 1ps//VGA Format 1024*768@60HZ
`define H_ACTIVE		1024
`define H_FRONT_PORCH	24
`define H_SYNCH_PULSE			136	
`define H_BACK_PORCH	160	
`define H_TOTAL			( `H_SYNCH_PULSE + `H_BACK_PORCH + `H_ACTIVE + `H_FRONT_PORCH ) 
//1344 // pixels`define V_ACTIVE		768	
`define V_FRONT_PORCH	3	
`define V_SYNCH_PULSE			6	 
`define V_BACK_PORCH	29	
`define V_TOTAL			 (`V_SYNCH_PULSE + `V_BACK_PORCH +  `V_ACTIVE +`V_FRONT_PORCH )	
//806 // linesmodule vga_driver(input                 pixel_clk       ,input                 rst           ,output reg            de              ,output reg            h_sync          ,output reg            v_sync          ,output reg	[10:0]      y_cnt           ,output reg	[10:0]     x_cnt
);//=========== 行计数器 ================
always@(posedge pixel_clk)beginif(rst)x_cnt <= 0;else if( x_cnt == (`H_TOTAL-1) )x_cnt <= 0;else x_cnt <= x_cnt + 1;
end
//========== 场计数器 ==================
always@(posedge pixel_clk)beginif(rst)y_cnt <= 0;else if(x_cnt == (`H_TOTAL-1))beginif(y_cnt == (`V_TOTAL - 1) )y_cnt <= 0;else y_cnt <= y_cnt + 1;end
end//======== 判断输出有效信号 ==========
reg h_en;
always@(posedge pixel_clk)begin	if(x_cnt == (`H_TOTAL-1) )h_en <= 1;else if(x_cnt == (`H_ACTIVE-1))h_en <= 0;endreg v_en;
always@(posedge pixel_clk)beginif(x_cnt == (`H_TOTAL-1)) beginif(y_cnt == (`V_TOTAL-1) )v_en <= 1;else if(y_cnt == (`H_ACTIVE-1))v_en <= 0;end
endalways@(posedge pixel_clk) beginde <= v_en & h_en;end
//================ 设置SYN的时间段为低电平================
always@(posedge pixel_clk)beginif(x_cnt == (`H_ACTIVE+`H_FRONT_PORCH-1))h_sync <=0;else if(x_cnt == (`H_ACTIVE+`H_FRONT_PORCH+`H_SYNCH_PULSE-1) )h_sync <=1;endalways@(posedge pixel_clk)beginif(rst)v_sync <=1;else beginif(x_cnt == `H_TOTAL-1) beginif(y_cnt == (`V_ACTIVE+`V_FRONT_PORCH-1))v_sync <=0;else if(y_cnt == (`V_ACTIVE+`V_FRONT_PORCH+`V_SYNCH_PULSE-1) )v_sync <=1;	elsev_sync<=v_sync;endelsev_sync <=v_sync;end
endendmodule

现在我们编写一个tb仿真模块测试一下我们的时序。


module test3;
reg clk,rst;
wire de;
wire hs,vs;wire [10:0] x_cnt;
wire [10:0] y_cnt;vga_driver u0(  . pixel_clk  (       clk         )     ,.rst       (       rst         )    ,.de          (       de        )    ,.h_sync      (       hs           )    ,.v_sync      (       vs         )    ,.y_cnt       (       y_cnt          )    ,.x_cnt       (       x_cnt          )     );always #30 clk=~clk;initial begin 
clk = 0;
rst = 1;
#100 rst = 0;
endendmodule

仿真得到时序图
在这里插入图片描述

我们放大看 hs什么时候低电平 什么时候重新拉高，如果是理想情况，一个是x_cnt到达h_active+h_front_porch-1 的时候也就是（1024+24）-1=1048-1=1047 的时候拉低，再过h_sync_pause=136 也就是(1048+136)-1=1184-1=1183的时候拉高（为什么要减一 是因为我们从0开始计数的呀）：
在这里插入图片描述
在这里插入图片描述

对于场时序也是这样分析来验证。

一定要先仿真通过再下比特流！！

我们现在写一个顶层模块，同时把GRB颜色输出,但是，在此之前，我们应该给出一个65MHZ的时钟才行，注意，这里的65是根据我们之前讨论的 在不同分辨率下的VGA时序参数那里得到的。此处我们可以用vivado自带的时钟IP核来完成时钟频率的转换。（IP核 如果是第一次接触，可以理解为一个函数，你只用关心输入输出，不用在意它是如何实现的）

点击【IP Catalog】

在这里插入图片描述
选择【clock wizard】时钟向导
在这里插入图片描述
我们只用把输出改成65MHZ即可
在这里插入图片描述
接下来我们就可以写顶层模块了。

module TOP(output   [3:0] R,G,B,output h_sync,v_sync,input clk,rst);wire clk65M ;wire de ;clk_wiz_0 u_clock(.clk_in1_0(clk),.clk_out1_0(clk65M),.locked_0(),.reset_0(1'b0));wire [10:0]x_cnt ;wire [9:0]y_cnt ;vga_driver u0(  . pixel_clk  (       clk65M         )     ,.rst       (       rst         )    ,.de          (       de        )    ,.h_sync      (       h_sync           )    ,.v_sync      (       v_sync         )    ,.y_cnt       (       y_cnt          )    ,.x_cnt       (       x_cnt          )     );reg[3:0] Rr , Gr , Br ;always@ (posedge clk)case ( x_cnt )  //对于x_cnt在不同的位置，我们赋予不同的颜色，就会形成彩条128*4 : { Rr , Gr , Br } <={ 4'b0000  ,  4'b0000  ,  4'b0000  } ;128*1 : { Rr , Gr , Br } <={ 4'b0000  ,  4'b0000  ,  4'b1111  } ;128*2 : { Rr , Gr , Br } <={ 4'b0000  ,  4'b1111  ,  4'b0000  } ;128*3 : { Rr , Gr , Br } <={ 4'b0000  ,  4'b1111  ,  4'b1111  } ;128*0 : { Rr , Gr , Br } <={ 4'b1111  ,  4'b0000  ,  4'b0000  } ;128*5 : { Rr , Gr , Br } <={ 4'b1111  ,  4'b0000  ,  4'b1111  } ;128*6 : { Rr , Gr , Br } <={ 4'b1111  ,  4'b1111  ,  4'b0000  } ;128*7 : { Rr , Gr , Br } <={ 4'b1111  ,  4'b1111  ,  4'b1111  } ;endcaseassign B = ( de == 0 ) ? 0 : Br ;assign G = ( de == 0 ) ? 0 : Gr ;assign R = ( de == 0 ) ? 0 : Rr ;endmodule

最后，代码实现很简单，主要是要掌握如何处理时序以及如何调用IP核例化实现功能。代码可以参考，新手可以多写写。最后的效果：
在这里插入图片描述
最后，更改不同的 vga_driver的分辨率参数，将会得到不同的分辨率下的图像。大家可以尝试一下，但如果屏幕报错黑屏，多半是时序或者时钟的问题。解决办法：
1、检查你的时钟是否是对应的分辨率下的有效值。
2、显示屏是否支持这种分辨率。
3、检查 行场时序是否有错
3、检查de信号（即数据有效信号）是否出错
4、管脚约束是否匹配你的板子，电压是否是3.3v
。。。

这篇关于【ZYNQ 详细案例二】VGA显示的详细实现与原理分析 彩条实验 基于ZEDBOARD的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！


http://www.chinasem.cn/article/802133。

相关文章

Hadoop企业开发案例调优场景

Hadoop企业开发案例调优场景

需求 （1）需求：从1G数据中，统计每个单词出现次数。服务器3台，每台配置4G内存，4核CPU，4线程。 （2）需求分析： 1G / 128m = 8个MapTask；1个ReduceTask；1个mrAppMaster 平均每个节点运行10个 / 3台 ≈ 3个任务（4    3    3） HDFS参数调优 （1）修改：hadoop-env.sh export HDFS_NAMENOD
阅读更多...
hdu1043（八数码问题，广搜 + hash（实现状态压缩） ）

hdu1043（八数码问题，广搜 + hash（实现状态压缩） ）

利用康拓展开将一个排列映射成一个自然数，然后就变成了普通的广搜题。 #include<iostream>#include<algorithm>#include<string>#include<stack>#include<queue>#include<map>#include<stdio.h>#include<stdlib.h>#include<ctype.h>#inclu
阅读更多...
第10章 中断和动态时钟显示

第10章 中断和动态时钟显示

第10章 中断和动态时钟显示 从本章开始，按照书籍的划分，第10章开始就进入保护模式（Protected Mode）部分了，感觉从这里开始难度突然就增加了。 书中介绍了为什么有中断（Interrupt）的设计，中断的几种方式：外部硬件中断、内部中断和软中断。通过中断做了一个会走的时钟和屏幕上输入字符的程序。 我自己理解中断的一些作用： 为了更好的利用处理器的性能。协同快速和慢速设备一起工作
阅读更多...
性能分析之MySQL索引实战案例

性能分析之MySQL索引实战案例

文章目录 一、前言二、准备三、MySQL索引优化四、MySQL 索引知识回顾五、总结 一、前言 在上一讲性能工具之 JProfiler 简单登录案例分析实战中已经发现SQL没有建立索引问题，本文将一起从代码层去分析为什么没有建立索引？ 开源ERP项目地址：https://gitee.com/jishenghua/JSH_ERP 二、准备 打开IDEA找到登录请求资源路径位置
阅读更多...
深入探索协同过滤：从原理到推荐模块案例

深入探索协同过滤：从原理到推荐模块案例

文章目录 前言一、协同过滤1. 基于用户的协同过滤（UserCF）2. 基于物品的协同过滤（ItemCF）3. 相似度计算方法 二、相似度计算方法1. 欧氏距离2. 皮尔逊相关系数3. 杰卡德相似系数4. 余弦相似度 三、推荐模块案例1.基于文章的协同过滤推荐功能2.基于用户的协同过滤推荐功能 前言     在信息过载的时代，推荐系统成为连接用户与内容的桥梁。本文聚焦于
阅读更多...
【C++】_list常用方法解析及模拟实现

【C++】_list常用方法解析及模拟实现

相信自己的力量，只要对自己始终保持信心，尽自己最大努力去完成任何事，就算事情最终结果是失败了，努力了也不留遗憾。💓💓💓 目录   ✨说在前面 🍋知识点一：什么是list？ •🌰1.list的定义 •🌰2.list的基本特性 •🌰3.常用接口介绍 🍋知识点二：list常用接口 •🌰1.默认成员函数 🔥构造函数（⭐） 🔥析构函数 •🌰2.list对象
阅读更多...
【Prometheus】PromQL向量匹配实现不同标签的向量数据进行运算

【Prometheus】PromQL向量匹配实现不同标签的向量数据进行运算

✨✨ 欢迎大家来到景天科技苑✨✨ 🎈🎈 养成好习惯，先赞后看哦~🎈🎈 🏆 作者简介：景天科技苑 🏆《头衔》：大厂架构师，华为云开发者社区专家博主，阿里云开发者社区专家博主，CSDN全栈领域优质创作者，掘金优秀博主，51CTO博客专家等。 🏆《博客》：Python全栈，前后端开发，小程序开发，人工智能，js逆向，App逆向，网络系统安全，数据分析，Django，fastapi
阅读更多...
hdu4407(容斥原理)

hdu4407(容斥原理)

题意：给一串数字1,2，......n，两个操作:1、修改第k个数字，2、查询区间[l,r]中与n互质的数之和。 解题思路：咱一看，像线段树，但是如果用线段树做，那么每个区间一定要记录所有的素因子，这样会超内存。然后我就做不来了。后来看了题解，原来是用容斥原理来做的。还记得这道题目吗？求区间[1,r]中与p互质的数的个数，如果不会的话就先去做那题吧。现在这题是求区间[l,r]中与n互质的数的和
阅读更多...
让树莓派智能语音助手实现定时提醒功能

让树莓派智能语音助手实现定时提醒功能

最初的时候是想直接在rasa 的chatbot上实现，因为rasa本身是带有remindschedule模块的。不过经过一番折腾后，忽然发现，chatbot上实现的定时，语音助手不一定会有响应。因为，我目前语音助手的代码设置了长时间无应答会结束对话，这样一来，chatbot定时提醒的触发就不会被语音助手获悉。那怎么让语音助手也具有定时提醒功能呢？ 我最后选择的方法是用threading.Time
阅读更多...
Android实现任意版本设置默认的锁屏壁纸和桌面壁纸（两张壁纸可不一致）

Android实现任意版本设置默认的锁屏壁纸和桌面壁纸（两张壁纸可不一致）

客户有些需求需要设置默认壁纸和锁屏壁纸  在默认情况下 这两个壁纸是相同的  如果需要默认的锁屏壁纸和桌面壁纸不一样 需要额外修改 Android13实现 替换默认桌面壁纸： 将图片文件替换frameworks/base/core/res/res/drawable-nodpi/default_wallpaper.*  （注意不能是bmp格式） 替换默认锁屏壁纸： 将图片资源放入vendo
阅读更多...

Copyright China编程 23002807@qq.com

沪ICP备2023033072号-2