dram基础和6q的ddr校验，压力测试

本文主要是介绍dram基础和6q的ddr校验，压力测试，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

RAM有两大类，
一种称为SRAM，SRAM速度非常快，是目前读写最快的存储设备了，但是它也非常昂贵，所以只在要求很苛刻的地方使用，譬如CPU的一级缓冲，二级缓冲。
另一种称为DRAM，DRAM保留数据的时间很短，速度也比SRAM慢，不过它还是比任何的ROM都要快，但从价格上来说DRAM相比SRAM要便宜很多，计算机内存就是DRAM的。

DRAM（Dynamic RAM）
要不断刷新以保持数据，存取速度相对SRAM较慢。
DRAM演进路线如下
sdram :Synchronous DRAM 同步动态随机存储器。同步代表着它的工作速度是与系统总线速度同步的。SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输。
ddr:  2.5V
严格的说DDR应该叫DDR SDRAM 即Double Data Rate SDRAM是双倍速率同步动态随机存储器的意思，人们习惯称为DDR。双倍是指在一个时钟周期内传输两次数据，它能够在时钟的上升期和下降期各传输一次数据。
ddr2  1.8V
虽然DDR2和DDR一样，都采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说，在同样100MHz的工作频率下，DDR的实际频率为200MHz，而DDR2则可以达到400MHz。
ddr3 1.5V
可以看作DDR2的改进版


一般来说，DDR内存采用了TSOP（Thin Small Outline Package，薄型小尺寸封装）封装，又长又大。

而DDR2和DDR3内存均采用FBGA（底部球形引脚封装）封装，与TSOP相比，内存颗粒就小巧很多，FBGA封装形式在抗干扰、散热等方面优势明显。

DDR SDRAM是双数据率同步动态随机存储器的缩写。它能够在一个时钟周期内传送两次数据，也就是说数据速率是时钟频率的两倍，可以达到很高的数据读写速度。此外它通过对地址线的分时复用，可以做到很大的容量。比如我们设计实现的DDR内存时钟频率可达到150MHz，数据速率为300MHz，容量达到1M x 72bit。 DDR内存为了更精确的同步使用若干对差分时钟；它还有一个独特的数据脉冲信号（DQS）。DDR内存就是根据DQS来分割一个时钟周期内的两次数据。更需要注意的是：DDR内存没有一个信号是发送读或写的明确命令的，而是通过芯片的可写状态来达到读/写的目的。具体为：片选信号（CS），行地址有效信号（RAS），列地址有效信号（CAS），写允许信号（WE）。它们都是低电平有效，它们的不同组合构成了对DDR内存的不同命令。比如CS，CAS有效，RAS无效，WE无效，表示从现在地址线指示的存储单元处读出一个数据放到数据在线；再如CS，CAS有效，RAS无效，WE有效，表示将数据在线的数据写入现在地址线指示的存储单元处。 DDR内存可以支持突发读写，并能根据不同的需要选择不同的突发长度（BL）；位宽也可以选择，并能利用掩码技术灵活的选择每次读写的有效数据宽度（以8bit为单位）；此外由于DDR内存读写时需要先激活（Active）将要读写的存储单元行，然后再读写，但DDR内存任何时候只能有一存储行是打开的（处于激活态），因此在需要读写不同存储行时，要先关闭前已打开的存储行，才能打开现在将要读写的存储单元行，这一操作被称为预充电（precharge）。


ddr2的引脚：

ODT Input
On DieTermination Control : ODT(registered HIGH) enables on die terminationresistance internal to the DDR2 SDRAM.
For x16 configuration ODT is applied to each DQ, UDQS/UDQS.LDQS/LDQS, UDM and LDMsignal. The ODT pin will be ignored if the Extended Mode Register(EMRS(1)) is programmedto disable ODT
终端电阻控制，给odt引脚高电平可以使能ddr2内部的终端电阻。对于16位的配置，odt作用于DQ, UDQS/UDQS.LDQS/LDQS, UDM and LDM 信号.odt引脚将被忽略如果EMRS(1)被设置为禁用odt

CS Input
Chip Select :All commands are masked when CS is registered HIGH. CS provides for externalbank selection on systems with multiple banks. CS is considered part of the commandcode.
片选信号，低电平有效

RAS, CAS, WE Input
分别是行地址有效，列地址有效，写有效。都是低电平有效。

DQM Input
Data Mask
数据屏蔽。
对于x16的分为DQM_0(0-7),DQM_1(8-15)或者LDQM(0-7), UDQM(8-15)
对于x32的分为DQM_0(0-7),DQM_1(8-15),DQM_2(16-23),DQM_3(24-32),

DQS Input/output
Data Strobe
数据选通
对于差分信号的分为DQS,DQS_N
对于x16的分为DQS_0(0-7),DQS_1(8-15)或者LDQS(0-7), UDQS(8-15)
对于x32的分为DQS_0(0-7),DQS_1(8-15),DQS_2(16-23),DQS_3(24-32),
对于x32差分信号的分为DQS_0, DQS_0_N, DQS_1, DQS_1_N,DQS_2, DQS_2_N,DQS_3, DQS_3_N

2014-12-25
板子做好之后，与官方的sdp板子不一样，需要重新校验ddr参数，待续

这篇关于dram基础和6q的ddr校验，压力测试的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！

---