Ultrascale+ GTY transceivers Quad pll

2023-12-19 03:40
文章标签 pll ultrascale quad gty transceivers

本文主要是介绍Ultrascale+ GTY transceivers Quad pll，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

每个Quad 包含两个基于LC的PLL，称为Quad PLL（qpl0和qpl1）。任何一个QPLL都可以由同一个四路中的串行收发器信道共享，但不能由其他四路中的信道共享。当以高于CPLL工作范围的线路速率操作信道时，需要使用QPLL0/1。gtye3/4_common原语封装了gty qpll0/1，并且在使用qpll时必须实例化。

当信道运行速度超过16.375 GB/s时,QPLL0必须使用GTREFCLK0，QPLL1必须使用GTREFCLK1。QPLL0/1输出为在同一个Quad 内的每个串行收发器信道的Tx和Rx时钟分频器数据块提供参考时钟，从而控制PMA和PCS数据块使用的串行和并行时钟的生成。


2-13说明了QPLL0/1体系结构的概念视图。在输入时钟被送入相频率检测器之前，它被一个系数m所除。反馈分压器n决定VCO的倍增比。对于低于28.1 GB/s的线速率，支持fractional-N除法器，其中有效比是n因子加分数部分的组合。QPLL0/1
输出频率取决于QPLL[0/1]CLKOUT_RATE的设置。当QPLL[0/1]CLKOUT_RATE设置为HALF时，输出频率为VCO频率的一半。当设置为FULL时，输出频率与VCO频率相同。一个lock indicator比较参考时钟和VCO反馈时钟，以确定是否已实现频率锁定。

QPLL0/1 VCO在两个不同的频段内工作。表2-12描述了这些波段的额定工作范围。有关更多信息，请参阅UltraScale和UltraScale+设备数据表

向导根据应用程序要求选择适当的波段和qpll设置。

公式2-3显示了如何确定PLL输出频率（GHz）。对于高于28.1 GB/s的线速率，忽略小数部分。

公式2-4显示了如何确定线速率（GB/s）。d表示信道中Tx或Rx时钟分频器块的值。D的有效设置见第45页表2-9。

                   

方程式2-5显示了如何确定方程式2-3中给出的反馈除法器的分数部分。

              

以10.3125G为例，Fpllclkin=64.453125M，N=160，M=1，QPLL_CLKOUTRATE=2，D=1。

fpllclkout=64.453125*160/2=5.15625G

flinerate=fpllclkout*2/D=10.3125G

 

这篇关于Ultrascale+ GTY transceivers Quad pll的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！


http://www.chinasem.cn/article/510783。

相关文章

altera中pll模块高电平复位

altera中pll模块高电平复位

故PLL的复位信号为高电平有效
阅读更多...
petalinux,Zynq UltraScale+ MPSoC；WARNING: Failed to load PMUFW, doesn't exist in pre-built.

petalinux,Zynq UltraScale+ MPSoC；WARNING: Failed to load PMUFW, doesn't exist in pre-built.

petalinux-package --pmufw ./images/linux/pmufw.elf 这个参数貌似没有生效； 解决办法： cp images/linux/pmufw.elf ./pre-built/linux/images/
阅读更多...
科研绘图系列：R语言差异基因四分图（Quad plot）

科研绘图系列：R语言差异基因四分图（Quad plot）

介绍 四分图（Quad plot）是一种数据可视化技术，通常用于展示四个变量之间的关系。它由四个子图组成，每个子图都显示两个变量之间的关系。四分图的布局通常是2x2的网格，每个格子代表一个变量对的散点图。 在四分图中，通常： 第一个子图显示变量A和B的关系。第二个子图显示变量A和C的关系。第三个子图显示变量A和D的关系。第四个子图显示变量B和C的关系。 此外，第四个子图也可以显示变量
阅读更多...
基于Virtex UltraScale+ VU13P FPGA的4路FMC接口基带信号处理平台

基于Virtex UltraScale+ VU13P FPGA的4路FMC接口基带信号处理平台

Virtex UltraScale+系列 FPGA处理器：XCVU13P-2FHGB2104I动态存储数量：2组DDR4 SDRAM动态存储容量：每组4GByte，每个颗粒为8GBit动态存储带宽：工作时钟1000MHz，数据率2000Mbps板载6路QSFP+光纤接口板载4个FMC+高速扩展接口 基于Virtex UltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台，该
阅读更多...
紫光同创——PLL IP 的使用(Logos2)

紫光同创——PLL IP 的使用(Logos2)

本文档主要针对 Logos2 系列的 PLL 配置，至于 Logos 系列的 PLL，可以参考《PLLIP 的使用(Logos)》的文档。 一、PLL IP 介绍 1、PLL 基本配置模式 Basic Configurations PLL IP 是紫光同创基于 PLL 及时钟网络资源设计的 IP，通过不同的参数配置，可实现时钟信号的调频、调相、同步、频率综合等功能。 Logos2
阅读更多...
科研绘图系列：R语言单细胞差异基因四分图（Quad plot）

科研绘图系列：R语言单细胞差异基因四分图（Quad plot）

介绍 在单细胞分析领域，为了探究不同分组间同一细胞类型的基因表达差异，研究者们常采用四分图（Quad Plot）作为分析工具。该图形的横轴代表比较组1，而纵轴代表比较组2。通过这种布局，四分图能够有效地展示两组间共有的差异表达基因，从而为深入理解细胞类型在不同条件下的分子特性提供直观的视角。这种可视化方法不仅揭示了组间基因表达的异同，还有助于识别可能在生物学过程或疾病发生中起关键作用的基因。
阅读更多...
hdu5172 GTY's gay friends

hdu5172 GTY's gay friends

题意：一个数列，有m组询问l,r，需回答l-r是否为一个1-r-l+1的排列。 分析：n个数为1-n的一个排列需满足两个条件，1.和为(n+1)*n/2，2.所有数不相同。1预处理前缀和即可，2先需处理每个数左边与其最近的相同数的位置pre[i]，用线段树维护区间l-r各个数pre[i]的最大值mx，若mx<l则满足条件。 #include<iostream>#include<strin
阅读更多...
Ultrascale/+的SYSMON获取温度值

Ultrascale/+的SYSMON获取温度值

XADC与SYSMON SYSMON结构框图 参考电压 有两种形式提供参考电压：外部供电和内部供电。 源语结构 温度计算 SYSMONE1 使用内部参考电压的话，计算公式如下： 通过ADC Code来计算温度的公式： 通过温度来计算ADC Code的公式： 举例：获取到的16bit的Code值为38940（981Ch），取其高10bit后为608（2
阅读更多...
AXI Quad SPI IP核中的STARTUPEn原语参数

AXI Quad SPI IP核中的STARTUPEn原语参数

启动STARTUPEn Primitive （原语）参数在 FPGA的主 SPI模式下非常有用。当你启用这个参数时，对于 7 系列设备，STARTUPE2 原语会被包含在设计中；而对于 UltraScale™ 设备，则是 STARTUPE3 原语。这些原语在 FPGA 配置后成为IP核的一部分。 1 启用STARTUPEn 原语参数 STARTUPEn（如STARTUPE2或STARTUP
阅读更多...
AXI Quad SPI IP核AXI4-Lite接口的部分操作指南

AXI Quad SPI IP核AXI4-Lite接口的部分操作指南

1 AXI4-Lite接口标准SPI模式——传统模式下可选FIFO的使用 当AXI Quad SPI IP核配置为标准SPI模式时，可以选择在设计中包含16或256深度的可选FIFOs。由于AXI Quad SPI是全双工的，所以发送和接收FIFOs都作为一对被实例化，并且可以包含在IP核中。 当实现FIFO时，要求所有的从选择地址都相同缓冲在FIFO中的数据。这是必要的，因为从机选择地址没有
阅读更多...

Copyright China编程 23002807@qq.com

沪ICP备2023033072号-2