hdlbits系列verilog解答（mt2015_eq2）-51

本文主要是介绍hdlbits系列verilog解答（mt2015_eq2）-51，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

---

一、问题描述

本次要求我们创建一个电路实现对两个2位宽度的信号进行比较，如果相等输出1，不等则输出0。

模块声明
module top_module ( input [1:0] A, input [1:0] B, output z );

---

二、verilog源码

module top_module ( input [1:0] A, input [1:

这篇关于hdlbits系列verilog解答（mt2015_eq2）-51的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！

---