4路光纤卡资料保存:82-基于Xilinx Virtex-5LXT FPGA的四路光纤PCIE卡(4路光纤卡)

2023-10-14 23:30

本文主要是介绍4路光纤卡资料保存:82-基于Xilinx Virtex-5LXT FPGA的四路光纤PCIE卡(4路光纤卡),希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

基于Xilinx Virtex-5LXT FPGA的四路光纤PCIE卡(4路光纤卡)

 

1、板卡特点:
  1)  主芯片采用Xilinx Virtex-5LXT FPGA。
    前面板提供4路光纤接口,速率可达2.5Gbps/3.125Gbps,用户可以选择自定义协议或Aurora协议或工业标准协议。
  2)  用户自定义IO支持标准LVDS接口或单端接口。
  3)  支持PCIE×8 Gen1,传输速度可达2.0GB/s。
    使用8个DDR2颗粒,总存储容量达到1GB。4个DDR2颗粒组成一个32位512MB乒缓存,另4个DDR2颗粒组成一个32位512MB乓缓存,当不作乒乓使用时,合成1个64位1GB缓存。
  4)  加固级,符合PCIE v1.1规范。

2、硬件功能(板卡性能)

  1)  高端FPGA、灵活性以及丰富的I/O。
    该模块主芯片采用Xilinx Virtex-5LXT FPGA,带PCI Express Endpoint模块、高速串行通讯接口、DDR2内存接口和用户自定义I/O接口。该板的前面板接口采用光纤接口,传输速率可选:1.25Gbps、2.5Gbps、3.125Gbps等,还可以选择传输协议:自定义协议或Aurora协议或工业标准协议,非常方便用户进行各种光纤接口应用。

  2) Xilinx Virtex-5LXT FPGA
    如果需要更多的资源,可以选用XC5VLX85T或XC5VLX110T。能够实现数据预处理及数据通讯。
    采用FPGA内嵌的PCI Express Endpoint模块,支持PCI Express 1/2/4/8Lane,符合PCI Expressv1.1,每个lane的传输速率是2.5Gbps。
    该FPGA内嵌12个高速串行收发器RocketIO GTP,每个GTP的线速率为100Mbps~3.75Gbps。其中4个连接到前面板提供4路光纤接口,用户可以选择自定义协议或Aurora协议或工业标准协议。

  3)  DDR2 SDRAM
    整板DDR2内存总容量达到1GB.DDR2 SDRAM时钟高达 266MHz。DDR2 SDRAM颗粒采用64M×8位。4个DDR2颗粒组成一个32位512MB乒缓存,另4个DDR2颗粒组成一个32为512MB乓缓存,当不作乒乓使用时,可以合成1个64位1GB缓存。

  4)     前面板出线
    可以选择安装4个SFP的2.5Gbps/850nm的光模块。光模块也可以选用其他波长的。

  5)  自定义IO线
    该板提供自定义72路2.5V/3.3V单端I/O,或36路LVDS I/O。

 

接口定义:
A)  SW1 (默认X4连接)

 

B) J3 (默认+2V5)

 

C) JTAG

D)  扩展接口

 

3、软件部分:(光纤模块支持下面2个端口)
  本PCIE IO 卡提供FPGA所有接口的VHDL/Verilog HDL DEMO代码,包括各个RocketIO/DDR2/PCI Express接口的代码及范例,用户使用Xilinx ISE开发工具使用样例代码可以进行快速原型开发与评估。
  支持windowsXP驱动,DDK,Drivestudio开发,DMA操作。

4、 应用领域
  数字信号处理,高速数据采集,图像数据处理和采集。

这篇关于4路光纤卡资料保存:82-基于Xilinx Virtex-5LXT FPGA的四路光纤PCIE卡(4路光纤卡)的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/213876

相关文章

如何编写Linux PCIe设备驱动器 之二

如何编写Linux PCIe设备驱动器 之二 功能(capability)集功能(capability)APIs通过pci_bus_read_config完成功能存取功能APIs参数pos常量值PCI功能结构 PCI功能IDMSI功能电源功率管理功能 功能(capability)集 功能(capability)APIs int pcie_capability_read_wo

下载/保存/读取 文件,并转成流输出

最近对文件的操作又熟悉了下;现在记载下来:学习在于 坚持!!!不以细小而不为。 实现的是:文件的下载、文件的保存到SD卡、文件的读取输出String 类型、最后是文件转换成流输出;一整套够用了; 重点: 1:   操作网络要记得开线程; 2:更新网络获取的数据 切记用Handler机制; 3:注意代码的可读性(这里面只是保存到SD卡,在项目中切记要对SD卡的有无做判断,然后再获取路径!)

FFmpeg系列-视频解码后保存帧图片为ppm

在正常开发中遇到花屏时怎么处理呢?可以把解码后的数据直接保存成帧图片保存起来,然后直接看图片有没有花屏来排除是否是显示的问题,如果花屏,则代表显示无问题,如果图片中没有花屏,则可以往显示的方向去排查了。 void saveFrame(AVFrame* pFrame, int width, int height, int iFrame){FILE *pFile;char szFilename[

FPGA编译与部署方法全方位介绍

FPGA编译与部署是FPGA开发中的核心环节,涉及从代码编写、调试到将设计部署到FPGA硬件的全过程。这个流程需要经过创建项目、编写FPGA VI、模拟调试、编译生成比特流文件,最后将设计部署到硬件上运行。编译的特点在于并行执行能力、定制化硬件实现以及复杂的时钟管理。通过LabVIEW的FPGA模块和NI硬件,可以快速完成开发和部署,尤其适用于复杂控制与高性能数据处理系统。 1. FPG

IEEE会议投稿资料汇总http://cadcg2015.nwpu.edu.cn/index.htm

最近投了篇IEEE的顶级会议文章,一下是比较有用的一些资料,以供参考。 1.会议主页:http://cadcg2015.nwpu.edu.cn/index.htm     (The 14th International Conference on Computer-Aided Design and Computer Graphics (CAD/Graphics 2015)) 2.I

【数据结构与算法 | 灵神题单 | 删除链表篇】力扣3217, 82, 237

总结,删除链表节点问题使用到列表,哈希表,递归比较容易超时,我觉得使用计数排序比较稳,处理起来也不是很难。 1. 力扣3217:从链表中移除在数组中的节点 1.1 题目: 给你一个整数数组 nums 和一个链表的头节点 head。从链表中移除所有存在于 nums 中的节点后,返回修改后的链表的头节点。 示例 1: 输入: nums = [1,2,3], head = [1,2,3,

ansible资料

ansible系列教程-强烈推荐看完ansible官方编写的例子ansible_uiJenkins配置ansiblegalaxy官方文档中文教程1中文教程2playbook进阶YAML语法fabric编写的自动化部署

Vert.x(vertx)入门资料

1.vert.x简介 vert.x 采用类似 Node.js 的 eventloop callback 机制,优势是 Eventloop 是单线程场景下几乎是最快的并发解决方案,但也需要周边生态的支持,比如 DbClient/HttpClient 这些跟 IO 打交道的 API 需要支持异步回调的风格,社区干脆就整合或者自己实现了。依赖注入的类库可以用 Guice,整体启动时间大概是同规模 sp

FPGA开发:条件语句 × 循环语句

条件语句 if_else语句 if_else语句,用来判断是否满足所给定的条件,根据判断的结果(真或假)决定执行给出的两种操作之一。 if(表达式)语句; 例如: if(a>b) out1=int1; if(表达式)         语句1; else         语句2; 例如: if(a>b)out1=int1;elseout1=int2; if(表达式1) 语句1; els

html记账本改写:数据重新布局,更好用了,没有localStorage保存版本

<!DOCTYPE html><html lang="zh-CN"><head><meta charset="UTF-8"><title>htm记账本</title><style>table {user-select: none;/* width: 100%; */border-collapse: collapse;}table,th,td {border: 1px solid bla