米联客 ZYNQ/SOC精品教程 S02-CH03 XADC 实验

软件版本：VIVADO2017.4

操作系统：WIN10 64bit

硬件平台：适用米联客 ZYNQ系列开发板

米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！

3.1 概述

       本课讲解了使用芯片内部XADC采集片上电压以及温度的方法。

       Xilinx 7系列的ADC是一个双12位分辨率的而且每秒一兆（MSPS, 1 Mega sample per second）采样速率的模数转换器，是一种通用的、高精度的模数转换器，双通道的ADC支持单极和差分输入工作模式，其最多可支持17路外部模拟输入通道。

      上图为XADC的一个内部实现框图，从图中可以看出ADC分为12位的A和B两个，故称为双12位。其中ADC A可以对供电电压进行采样，供电电压包括VCCINT、VCCAUX、VCCBRAM，其中Zynq-7000系列的芯片还支持对VCCPINT、VCCPAUX和VCCO_DDR的采样，还包括温度的采样和外部模拟输入的采样。ADC B只能对外部模拟输入进行采样转换。

       XADC内部包括16位的控制寄存器和状态寄存器，控制寄存器可以通过DRP（DynamicReconfiguration Port）进行读写操作，从而实现对XADC的初始化配置，而状态寄存器只能进行读取，ADC将采样转换后的值保存在对应的状态寄存器，通过DRP便可以将其读出，从而便可以用于FPGA外部的使用。

      模拟输入管脚XADC可以采样的外部模拟输入包括一对差分专用模拟输入信号端（Dedicated Analog）和16对差分辅助模拟输入信号端（Auxiliary Analog），其中16对模拟信号端在XADC中不被使用时，可以当做普通IO口来使用。辅助模拟输入信号在Vivado和ISE中使用是不同的：在ISE中辅助模拟输入不需要任何的用户定义约束（包括管脚位置约束和IO电平约束），而在Vivado里，辅助模拟输入管脚必须加管脚位置约束，而且必须选择合适的IO电平约束。有些辅助输入管脚对7系列的某些芯片是不支持的，可以通过原理图来查看哪些管脚可以使用，我们的开发板只有核心板引出了16对差分辅助模拟输入信号端。而在底板上没有专门引出，所以开发板，无法直接做16对差分辅助模拟输入信号端的ADC实验。所以本实验仅仅对FPGA内部的温度，电压做采集。

       在实际工程运用中，开发人员可以通过片上XDC测试芯片内部电压，判断系统是否正常工作或预警。

3.2 采集参数

使用ZYNQ的内嵌XADC采集ZYNQ内部的一些参数：

•VCCINT：内部PL核心电压

•VCCAUX：辅助PL电压

•VREFP：XADC正参考电压

•VREFN：XADC负参考电压

•VCCBram：PL  BRAM电压

•VCCPInt：PS内部核心电压

•VCCPAux：PS辅助电压

•VCCDdr：DDR RAM的工作电压

3.3 搭建FPGA BD工程

Step1:新建一个名为为Miz_sys的工程。

Step2:创建一个BD文件，并命名为system，添加并且配置好ZYNQ IP。读者需要根据自己的硬件类型配置好输入时钟频率、内存型号、串口，连接时钟等。新手不清楚这些内容个，请参考“CH01 HelloWold/DDR/网口测试及固化”这一节课。

Step3:添加IP按钮，输入xadc，添加XADC的IP到BD文件。

Step4:需对XADC IP进行配置

采样方式采用AXI4Lite，连续采样模式，Channel Sequencer模式,DCLK设置100M

Sequencer模式为连续模式

报警部分采用默认设置

勾选我们需要采集的参数

Step5:直接单击run connection automation，选择OK，完成整体电路设计，自动运行后，软件自动添加了Processor System Reset IP和AXI Interconnect IP。

Step6:单击窗口上的运行按钮，运行程序。

3.6 测试结果

系统运行结果如下图所示：

3.7 函数分析

3.7.1 XAdcPs_LookupConfig函数

ConfigPtr = XAdcPs_LookupConfig(XPAR_AXI_XADC_0_DEVICE_ID)，这种库函数的调用都是xilinx SDK库函数标准套路，就是从系统中查下，是否有这个设备的定义。进入这个函数原型看下