本文主要是介绍【PCB 板材】层叠拓扑,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!
1、典型16层
2、典型4层
多层PCB由覆铜芯板(Core)、半固化片(prepreg,简称PP)与铜箔,一起按照叠层设计组合,经过压合制成。
满足高速信号布线的信号完整性要求
对于关键信号线,需要构建GND/Signal/GND的叠层组合,相邻信号层的带状线,交叉垂直布线,以最小化串扰耦合。从信号完整性的角度来讲,关键高速信号使用带状线(Stripline)布线,非关键高速信号可以选择使用微带线(Microstrip)布线。
如非必要,不建议使用宽边耦合带状线(Broadside-Coupled Stripline ),PCB加工过程中的曝光和蚀刻的偏移都会造成重叠错位,加工过程困难而且难以保证阻抗的一致性。
PCB板材、PP和铜箔的选型
FR-4能够满足大多数PCB的需求,价格便宜而且电气性能良好,高速PCB会选用高速板材,比如松下的Megtron4/6等,射频PCB会选用 碳氢、Teflon或者陶瓷基板。如汽车灯板等对散热要求高的设计场景,会选用铝基或者铜基板材,在Mini LED等显示场景会使用玻璃基板材。
板材的关键性能指标如下:
高速PCB板材选型
高速PCB需要选择具有最低损耗角正切和较小介电常数的介电材料,高速PCB的设计需要特别注意材料明细,包括玻璃纤维(Fiberglass),电介质矩阵(Dielectric Matrix)和铜(Copper)。在较高数据速率下的信号具有较高的频率单元,波长更短,阻抗不连续会产生更多反射。需要考虑玻纤效应和铜箔表面粗糙度的影响
在上图中,Typical FR4在28Gbps时每英寸有近2dB平均损耗(Nyquist为14GHz),Megtron6在相同频率只有0.85dB。
玻纤布带来的玻纤效应
不同的玻纤对应的编织粗细不一样,开窗和交织的厚度也不一样,如果信号分别布在开窗上和玻纤上所表现的特性(阻抗、时延、损耗)也不一样(开窗和玻纤Dk/Df特性不一样导致的),这就是玻纤效应。
芯板(Core)的制造过程
缓解玻纤效应的方法:
择最小化树脂窗口的玻纤类型材料;
使用Zig-Zag等10°走线方法;
在制板的时候让板厂旋转一定的角度;
使用扁平开纤玻布或者平织布。
铜箔粗糙度
铜箔粗糙度(铜牙)使线路的宽度、线间距不均匀,从而导致阻抗不可控,同时由于趋肤效应,电流集中在导体的表层,铜箔的表面粗糙度影响信号传输的长度。
不同等级铜箔的表面粗糙度
如下图所示,在5GHz以下铜箔粗糙度的影响不是太明显,大于5GHz铜箔粗糙度的影响开始越来越大,在大于10Ghz的高速信号的设计时尤其需要重视。
PCB每层的铜厚
PCB铜箔的厚度以盎司(oz)为单位。常见的铜厚有三个尺寸,0.5oz(内层)、1oz(表层)和2oz,主要用在消费和通讯类产品上。3oz以上属于厚铜,常用于高压、大电流的电力电子产品。
叠层设计时必须平衡铜箔的厚度,使电源/地平面层铜的厚度满足载流要求。对于信号层铜的厚度来讲,线宽/线距较小,需要铜尽可能薄才能满足精确的蚀刻的要求。高速信号线由于趋肤效应的影响,电流只在铜箔表面附近流动,更厚的铜箔并不会带来更好的性能。所以内层信号层的铜厚通常为Hoz,即0.5盎司。
叠层的阻抗控制
PCB上很多接口信号线都有阻抗要求,常见的单端50Ω、差分100Ω等。阻抗控制,需要有参考平面,一般需要四层以上。
阻抗不匹配会导致信号失真、反射和辐射等信号完整性问题,影响PCB的性能。走线的铜厚、介电常数、线宽、线距都会影响阻抗。我们可以根据各种EDA工具去计算阻抗,然后按照设计的叠层结构,去调整走线的参数。目前常规的板厂都可以把阻抗控制在10%。
参考连接:https://sunshinepcb.com/news/knowledge/81.html
这篇关于【PCB 板材】层叠拓扑的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!