【PCB 板材】层叠拓扑

2024-06-14 01:20
文章标签 pcb 层叠 拓扑 板材

本文主要是介绍【PCB 板材】层叠拓扑,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

1、典型16层

在这里插入图片描述

2、典型4层

在这里插入图片描述
在这里插入图片描述

多层PCB由覆铜芯板(Core)、半固化片(prepreg,简称PP)与铜箔,一起按照叠层设计组合,经过压合制成。

满足高速信号布线的信号完整性要求

对于关键信号线,需要构建GND/Signal/GND的叠层组合,相邻信号层的带状线,交叉垂直布线,以最小化串扰耦合。从信号完整性的角度来讲,关键高速信号使用带状线(Stripline)布线,非关键高速信号可以选择使用微带线(Microstrip)布线。

如非必要,不建议使用宽边耦合带状线(Broadside-Coupled Stripline ),PCB加工过程中的曝光和蚀刻的偏移都会造成重叠错位,加工过程困难而且难以保证阻抗的一致性。
在这里插入图片描述

PCB板材、PP和铜箔的选型

FR-4能够满足大多数PCB的需求,价格便宜而且电气性能良好,高速PCB会选用高速板材,比如松下的Megtron4/6等,射频PCB会选用 碳氢、Teflon或者陶瓷基板。如汽车灯板等对散热要求高的设计场景,会选用铝基或者铜基板材,在Mini LED等显示场景会使用玻璃基板材。

板材的关键性能指标如下:

在这里插入图片描述

高速PCB板材选型

高速PCB需要选择具有最低损耗角正切和较小介电常数的介电材料,高速PCB的设计需要特别注意材料明细,包括玻璃纤维(Fiberglass),电介质矩阵(Dielectric Matrix)和铜(Copper)。在较高数据速率下的信号具有较高的频率单元,波长更短,阻抗不连续会产生更多反射。需要考虑玻纤效应和铜箔表面粗糙度的影响
在这里插入图片描述
在上图中,Typical FR4在28Gbps时每英寸有近2dB平均损耗(Nyquist为14GHz),Megtron6在相同频率只有0.85dB。

玻纤布带来的玻纤效应

不同的玻纤对应的编织粗细不一样,开窗和交织的厚度也不一样,如果信号分别布在开窗上和玻纤上所表现的特性(阻抗、时延、损耗)也不一样(开窗和玻纤Dk/Df特性不一样导致的),这就是玻纤效应。
在这里插入图片描述
芯板(Core)的制造过程

缓解玻纤效应的方法:

在这里插入图片描述
择最小化树脂窗口的玻纤类型材料;

使用Zig-Zag等10°走线方法;

在制板的时候让板厂旋转一定的角度;

使用扁平开纤玻布或者平织布。

铜箔粗糙度

铜箔粗糙度(铜牙)使线路的宽度、线间距不均匀,从而导致阻抗不可控,同时由于趋肤效应,电流集中在导体的表层,铜箔的表面粗糙度影响信号传输的长度。

在这里插入图片描述
不同等级铜箔的表面粗糙度

如下图所示,在5GHz以下铜箔粗糙度的影响不是太明显,大于5GHz铜箔粗糙度的影响开始越来越大,在大于10Ghz的高速信号的设计时尤其需要重视。

在这里插入图片描述

PCB每层的铜厚
PCB铜箔的厚度以盎司(oz)为单位。常见的铜厚有三个尺寸,0.5oz(内层)、1oz(表层)和2oz,主要用在消费和通讯类产品上。3oz以上属于厚铜,常用于高压、大电流的电力电子产品。

在这里插入图片描述
叠层设计时必须平衡铜箔的厚度,使电源/地平面层铜的厚度满足载流要求。对于信号层铜的厚度来讲,线宽/线距较小,需要铜尽可能薄才能满足精确的蚀刻的要求。高速信号线由于趋肤效应的影响,电流只在铜箔表面附近流动,更厚的铜箔并不会带来更好的性能。所以内层信号层的铜厚通常为Hoz,即0.5盎司。

叠层的阻抗控制

PCB上很多接口信号线都有阻抗要求,常见的单端50Ω、差分100Ω等。阻抗控制,需要有参考平面,一般需要四层以上。

阻抗不匹配会导致信号失真、反射和辐射等信号完整性问题,影响PCB的性能。走线的铜厚、介电常数、线宽、线距都会影响阻抗。我们可以根据各种EDA工具去计算阻抗,然后按照设计的叠层结构,去调整走线的参数。目前常规的板厂都可以把阻抗控制在10%。

参考连接:https://sunshinepcb.com/news/knowledge/81.html

这篇关于【PCB 板材】层叠拓扑的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/1058972

相关文章

【Altium】查找PCB上未连接的网络

【更多软件使用问题请点击亿道电子官方网站】 1、文档目标: PCB设计后期检查中找出没有连接的网络 应用场景:PCB设计后期,需要检查是否所有网络都已连接布线。虽然未连接的网络会有飞线显示,但是由于布线后期整板布线密度较高,虚连,断连的网络用肉眼难以轻易发现。用DRC检查也可以找出未连接的网络,如果PCB中DRC问题较多,查找起来就不是很方便。使用PCB Filter面板来达成目的相比DRC

拓扑排序——C语言

拓扑排序(Topological Sorting)是一种用于有向无环图(DAG)的排序算法,其输出是图中所有顶点的线性排序,使得对于每条有向边 (u, v),顶点 u 在 v 之前出现。拓扑排序确定了项目网络图中的起始事件和终止事件,也就是顶点的执行顺序。         因为是有向无环图,所以拓扑排序的作用其实就是把先发生的排序在前面,后发生的排序到后面。 例如现在我们有一个

数据结构与算法笔记:高级篇 - 拓扑排序:如何确定代码源文件的编译依赖关系?

概述 从本章开始,就开始进入高级篇。相对基础篇,高级篇涉及的知识比较零散,不是太系统。所以,我会围绕一个实际软件开发的问题,在阐述具体解决方法的过程中,将涉及的知识点给你详细讲解出来。 所以,相较于基础篇 “开篇问题 - 知识讲解-总结” 这样的文章结构,高级篇稍作了改变,大致分为这样几个部分:“问题阐述 - 算法解析 - 总结引申”。 现在,我们进入高级篇的第一节,如何确定代码源文件的编译

算法之广度优先,深度优先,拓扑,贪心,并查集

文章目录 1 图算法1.1 广度优先搜索1.2 深度优先搜索1.3 拓扑排序1.4 贪心算法1.4.1 定义1.4.2 示例 1.5 并查集(不相交集合数据结构)1.5.1 并查集讲解1.5.2 Kruskal算法1.5.3 Prim算法 1.8 Bellman-Ford算法 1 图算法 地图数据常常可以用图(Graph)这类数据结构表示,那么在图结构中常用的搜索算法也可以应用

PCB设计中的via孔和pad孔

原文出自微信公众号【小小的电子之路】 在PCB设计过程中,经常会提到via孔和pad孔,下面就简单介绍一下二者的区别。 via称为过孔,主要起到电气连接的作用,用于网络在不同层的导线之间的连接。PCB设计中一般做盖油处理。 via孔 via孔有通孔(Plating Through Hole,PHT)、盲孔(Blind Via Hole,BVH)、埋孔(Buried Via Hol

找到二叉树中符合搜索二叉树条件的最大拓扑结构

import java.util.*;//找到二叉树中符合搜索二叉树条件的最大拓扑结构public class MaxSearchTreeTuo{//二叉树节点的定义public static class Node{public int value;public Node left;public Node right;public Node(int data){this.value

[HDU 4324] Triangle LOVE (拓扑排序,DFS)

HDU - 4324 题意是,一张有 N个点的图,保证每两个点之间有且只有一条有向边连接 求是否存在三元环 用拓扑排序判环,如果存在环,则一定存在三元环 证明如下: 不存在二元环 设存在 n(n>=3)元环 p1->p2->p3->…->pn->p1 1) 若存在边 p3->p1,则存在三元环 (p1->p2->p3->p1) 2) 若不存在 p3->p1,则必然存在 p1->p3

PCB相关

PCB过孔过流能力计算软件: PCB过孔载流计算器EDA在线工具PCB联盟网 - Powered by Discuz! 孔径:过孔直径 温升:过孔温升标准 参考资料: PCB及钢网与嘉力创标准_嘉立创不支持盲埋孔-CSDN博客(待学习) PCB走线和过孔通流能力的标准、影响因素及其计算软件-CSDN博客(待学习)

免费分享:GIS插件-ARCGIS一键拓扑(模型构建器)(附下载方法)

工具详情 ARCGIS一键拓扑(模型构建器),可直接在ArcGIS中安装使用。 可试用本工具进行数据拓扑检查。 下载方法 下载地址:https://open.geovisearth.com/service/resource/150下载流程:点击上面的下载地址,打开数字地球开放平台网站,需要先注册登录,登录完成后,点击底部下载资源按钮,填写提取码即可下载。 兰小静-免费分享各类

拓扑排序(leetcode 207、210)

拓扑排序 有向无环图 有向无环图:无环的有向图,简称DAG(Directed Acycline Graph)。 有向无环图的应用 有向无环图常用来描述一个工程或系统的进行过程(通常把计划、施工、生产、程序流程等当成一个工程)。 一个工程可以分为若干个子工程,只要完成了这些子工程(活动),就可以使得整个工程完成。 有向无环图分为两种表示方法,AOV网与AOE网。 AOV网 (拓扑排序)