【PCB 板材】层叠拓扑

2024-06-14 01:20
文章标签 pcb 拓扑 层叠 板材

本文主要是介绍【PCB 板材】层叠拓扑,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

1、典型16层

在这里插入图片描述

2、典型4层

在这里插入图片描述
在这里插入图片描述

多层PCB由覆铜芯板(Core)、半固化片(prepreg,简称PP)与铜箔,一起按照叠层设计组合,经过压合制成。

满足高速信号布线的信号完整性要求

对于关键信号线,需要构建GND/Signal/GND的叠层组合,相邻信号层的带状线,交叉垂直布线,以最小化串扰耦合。从信号完整性的角度来讲,关键高速信号使用带状线(Stripline)布线,非关键高速信号可以选择使用微带线(Microstrip)布线。

如非必要,不建议使用宽边耦合带状线(Broadside-Coupled Stripline ),PCB加工过程中的曝光和蚀刻的偏移都会造成重叠错位,加工过程困难而且难以保证阻抗的一致性。
在这里插入图片描述

PCB板材、PP和铜箔的选型

FR-4能够满足大多数PCB的需求,价格便宜而且电气性能良好,高速PCB会选用高速板材,比如松下的Megtron4/6等,射频PCB会选用 碳氢、Teflon或者陶瓷基板。如汽车灯板等对散热要求高的设计场景,会选用铝基或者铜基板材,在Mini LED等显示场景会使用玻璃基板材。

板材的关键性能指标如下:

在这里插入图片描述

高速PCB板材选型

高速PCB需要选择具有最低损耗角正切和较小介电常数的介电材料,高速PCB的设计需要特别注意材料明细,包括玻璃纤维(Fiberglass),电介质矩阵(Dielectric Matrix)和铜(Copper)。在较高数据速率下的信号具有较高的频率单元,波长更短,阻抗不连续会产生更多反射。需要考虑玻纤效应和铜箔表面粗糙度的影响
在这里插入图片描述
在上图中,Typical FR4在28Gbps时每英寸有近2dB平均损耗(Nyquist为14GHz),Megtron6在相同频率只有0.85dB。

玻纤布带来的玻纤效应

不同的玻纤对应的编织粗细不一样,开窗和交织的厚度也不一样,如果信号分别布在开窗上和玻纤上所表现的特性(阻抗、时延、损耗)也不一样(开窗和玻纤Dk/Df特性不一样导致的),这就是玻纤效应。
在这里插入图片描述
芯板(Core)的制造过程

缓解玻纤效应的方法:

在这里插入图片描述
择最小化树脂窗口的玻纤类型材料;

使用Zig-Zag等10°走线方法;

在制板的时候让板厂旋转一定的角度;

使用扁平开纤玻布或者平织布。

铜箔粗糙度

铜箔粗糙度(铜牙)使线路的宽度、线间距不均匀,从而导致阻抗不可控,同时由于趋肤效应,电流集中在导体的表层,铜箔的表面粗糙度影响信号传输的长度。

在这里插入图片描述
不同等级铜箔的表面粗糙度

如下图所示,在5GHz以下铜箔粗糙度的影响不是太明显,大于5GHz铜箔粗糙度的影响开始越来越大,在大于10Ghz的高速信号的设计时尤其需要重视。

在这里插入图片描述

PCB每层的铜厚
PCB铜箔的厚度以盎司(oz)为单位。常见的铜厚有三个尺寸,0.5oz(内层)、1oz(表层)和2oz,主要用在消费和通讯类产品上。3oz以上属于厚铜,常用于高压、大电流的电力电子产品。

在这里插入图片描述
叠层设计时必须平衡铜箔的厚度,使电源/地平面层铜的厚度满足载流要求。对于信号层铜的厚度来讲,线宽/线距较小,需要铜尽可能薄才能满足精确的蚀刻的要求。高速信号线由于趋肤效应的影响,电流只在铜箔表面附近流动,更厚的铜箔并不会带来更好的性能。所以内层信号层的铜厚通常为Hoz,即0.5盎司。

叠层的阻抗控制

PCB上很多接口信号线都有阻抗要求,常见的单端50Ω、差分100Ω等。阻抗控制,需要有参考平面,一般需要四层以上。

阻抗不匹配会导致信号失真、反射和辐射等信号完整性问题,影响PCB的性能。走线的铜厚、介电常数、线宽、线距都会影响阻抗。我们可以根据各种EDA工具去计算阻抗,然后按照设计的叠层结构,去调整走线的参数。目前常规的板厂都可以把阻抗控制在10%。

参考连接:https://sunshinepcb.com/news/knowledge/81.html

这篇关于【PCB 板材】层叠拓扑的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/1058972

相关文章

hdu 1285(拓扑排序)

题意: 给各个队间的胜负关系,让排名次,名词相同按从小到大排。 解析: 拓扑排序是应用于有向无回路图(Direct Acyclic Graph,简称DAG)上的一种排序方式,对一个有向无回路图进行拓扑排序后,所有的顶点形成一个序列,对所有边(u,v),满足u 在v 的前面。该序列说明了顶点表示的事件或状态发生的整体顺序。比较经典的是在工程活动上,某些工程完成后,另一些工程才能继续,此时

Allegro PCB--报错

1。 走线上打孔 问题:在走线上打的Via,我通过"Assign net to Via", 给与网络。成功后。 跑Tools\Database check\ Update all DRC(including batch), Via 网络又没有了 原因& 解决方法: VIA没有和走线完全重合 换个方法: 直接在线上打孔 或者走线change成shape, 或者用细导线把孔连到线路上。

120张网络安全等保拓扑大全

安全意识培训不是一个ppt通吃,不同的场景应该用不同的培训方式和内容http://mp.weixin.qq.com/s?__biz=MzkwNjY1Mzc0Nw==&mid=2247484385&idx=1&sn=92f5e7f3ee36bdb513379b833651711d&chksm=c0e47abdf793f3ab7f4621b64d29c04acc03b45c0fc1eb613c37f3

Sorting It All Out POJ(拓扑排序+floyd)

一个就是简单的拓扑排序,一个就是利用floyd判断是否存在环 #include<cstdio>#include<cstring>#include<vector>#include<queue>using namespace std;#define MAXD 30#define MAX_SIZE 1000vector<int>G[MAXD];int n,m;char L[MAX

【HDU】5222 Exploration(并查集+拓扑排序)

对于无向边使用并查集合并成一个集合,对于有向边使用判断是否存在环 唯一无语的地方就是看输入是百万级的,加个输入挂跑9s,不加挂跑了5s #include<cstdio>#include<cstring>#include<vector>#include<algorithm>using namespace std;#pragma comment(linker, "/STACK:102

图特征工程实践指南:从节点中心性到全局拓扑的多尺度特征提取

图结构在多个领域中扮演着重要角色,它能有效地模拟实体间的连接关系,通过从图中提取有意义的特征,可以获得宝贵的信息提升机器学习算法的性能。 本文将介绍如何利用NetworkX在不同层面(节点、边和整体图)提取重要的图特征。 本文将以NetworkX库中提供的Zachary网络作为示例。这个广为人知的数据集代表了一个大学空手道俱乐部的社交网络,是理解图特征提取的理想起点。 我们先定义一些辅助函数

PCB散热设计

随着电子设备性能的不断提升,电路板上的元器件集成度越来越高,发热量也随之增加。如何有效管理这些热量,保证电路板在高温环境下的稳定运行,成为设计过程中一个不可忽视的问题。如果散热不佳,电子元件可能会因过热导致失效,从而影响设备的可靠性和寿命。因此,在设计阶段采取合理的散热措施尤为重要。 一、加散热铜箔与大面积电源地铜箔 散热铜箔是指在PCB(印刷电路板)上增加的金属导热层,通常覆盖在功率密集的

2.1ceph集群部署准备-硬件及拓扑

硬件配置及建议 时至今日,ceph可以运行在各种各样的硬件平台上,不管是传统的x86架构平台(intel 至强系列、基于amd的海光系列等),还是基于arm的架构平台(比如华为鲲鹏),都可以完美运行ceph集群,展现了其强大的适应能力。 ceph的不同组件对硬件的需求有些许不同,下面是官方推荐的硬件要求: 组件资源最低配置要求OSD处理器最少1 core每200-500 MB/s最少1 co

亚克力板材视觉软件丝印应用

亚克力材质因其质轻、价廉、易于成型、透明度高及色彩鲜艳等优点,在建筑、广告、家居等多个领域得到广泛应用。在广告与展示方面,亚克力常被用于制作灯箱、招牌、指示牌等,成为广告宣传的重要媒介。 而亚克力丝印,即在亚克力材料上进行丝网印刷的工艺,更是进一步提升了亚克力制品的装饰性和功能性。而通常亚克力的丝印都是通过片料方式,片料通常是单张或少数几张一起进行印刷,这要求每次印刷都必须达到极高的定位精度,以

绘制PCB经验积累

绘制板子层数究竟是通过什么来进行判断的? 1.电路的复杂程度 信号数量和密度,电源和地的分布要求 2.工作频率和信号速度   对于高速信号的定义,之前的文章有讲过,当信号的时钟频率超过5MHz,或信号上升/下降的时间小于5ns时,一般需要使用多层板的设计。原因在于多层板设计可以有效控制信号回路的面积,以此来获得优秀的电气性能。 3.空间限制和尺寸要求 小型化,元器件布局和散热考虑 .