vivado HW_BITSTREAM、HW_CFGMEM

2024-06-08 21:04
文章标签 vivado hw bitstream cfgmem

本文主要是介绍vivado HW_BITSTREAM、HW_CFGMEM，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

HW_比特流
描述
从比特流文件创建的硬件比特流对象hw_bitstream，用于关联
在Vivado的硬件管理器功能中使用硬件设备对象hw_device
设计套件。
比特流文件是从具有write_bitstream的放置和路由设计创建的
命令硬件位流对象是使用
create_hw_bitstream命令，或在硬件设备
用program_hw_device命令编程。
hw_bitstream对象通过
设备上的PROGRAM.HW_BITSTREAM属性。此属性由自动设置
create_hw_bitstream命令。PROGRAM.FILE属性包括的文件路径
指定的位流文件。
相关对象

hw_bitstream对象通过
PROGRAM.BITSTREAM属性。可以使用查询hw_bitstream对象
get_property命令返回特性中的对象，如下所示：
get_property PROGRAM.HW_BITSTREAM[current_HW_device]
属性
可以使用report_property命令报告指定给的特性
硬件位流对象。请参阅Vivado Design Suite Tcl命令参考指南
（UG835）[参考文献13]了解更多信息。hw_bitstream对象的特定属性
包括以下内容和示例值：

Property Type Read-only Visible Value
CLASS string true true hw_bitstream
DESIGN string true true ks_counter2
DEVICE string true true xc7k325t
NAME string true true
C:/Data/ks_counter2_k7/project_1/project_1.runs/impl_1/ks_counter2.bit
PART string true true xc7k325tffg900-3
SIZE string true true 11443612
USERCODE string true true 0XFFFFFFFF
要报告hw_bitstream对象的属性，可以使用get_property
命令返回在上的PROGRAM.HW_BITSTREAM属性中定义的对象
Vivado逻辑分析器中的hw_device。可以将以下命令复制并粘贴到
Vivado Design Suite Tcl外壳或Tcl控制台：
report_property -all [get_property PROGRAM.HW_BITSTREAM [current_hw_device]]
HW_CFGMEM
描述
Xilinx FPGA是通过加载特定于设计的配置数据来配置的，其形式为
比特流文件）存储到hw_device的内部存储器中。hw_cfgmem定义了一个闪存
用于在硬件管理器中配置和引导Xilinx FPGA的存储设备
Vivado设计套件的特色。
hw_cfgmem对象是使用create_hw_cfgmems命令创建的。一旦
创建hw_cfgmem对象，并将配置与hw_device相关联
可以使用
program_hw_cfgmem命令。
相关对象
hw_cfgmem对象通过
设备对象上的PROGRAM.HW_CFGMEM属性。使用hw_cfgmem
对象，使用get_property命令从hw_device获取对象：
get_property PROGRAM.HW_CFGMEM[current_HW_device]
属性
可以使用report_property命令报告指定给的特性
hw_cfgmem对象。请参阅Vivado Design Suite Tcl命令参考指南（UG835）
[参考文献13]了解更多信息。hw_cfgmem对象的属性包括
以下，具有示例值：
Property Type Read-only Visible Value
CFGMEM_NAME string true true 28f00ap30t-bpi-x16_0
CFGMEM_PART cfgmem_part false true 28f00ap30t-bpi-x16
CLASS string true true hw_cfgmem
NAME string false true 28f00ap30t-bpi-x16_0
PROGRAM.ADDRESS_RANGE string false true use_file
PROGRAM.BIN_OFFSET int false true 0
PROGRAM.BLANK_CHECK bool false true 0
PROGRAM.BPI_RS_PINS string false true NONE
PROGRAM.CFG_PROGRAM bool false true 0
PROGRAM.ERASE bool false true 1
PROGRAM.FILE string false true
C:/Data/Vivado_Debug/kc705_8led.mcs
PROGRAM.FILE_1 string false true
C:/Data/Vivado_Debug/kc705_8led.mcs
PROGRAM.FILE_2 string false true
PROGRAM.VERIFY bool false true 0
PROGRAM.ZYNQ_FSBL string false true
要报告hw_cfgmem对象的属性，可以复制并粘贴以下内容
当硬件管理器
功能已打开：
report_property -all [get_property PROGRAM.HW_CFGMEM [current_hw_device] ]

这篇关于vivado HW_BITSTREAM、HW_CFGMEM的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！


http://www.chinasem.cn/article/1043304。

相关文章

vivado 添加多循环路径

vivado 添加多循环路径

添加多循环路径 接下来，您将使用约束编辑器添加一个多循环路径。 1.双击树的“异常”类别下的“设置多周期路径”。 2.在“设置多周期路径”对话框中，将路径乘数设置为2。 3.在“通过”输入框中，键入以下字符串（或者，您可以复制和粘贴它 从这里）： [get_pins cpuEngine/or1200_cpu/or1200_alu/*] 请注意，Tcl命令显示在command字段中。
阅读更多...
vivado error：Combinatorial Loop Alert：1 LUT cells form a combinatorial loop

vivado error：Combinatorial Loop Alert：1 LUT cells form a combinatorial loop

VIVADO ERROR :Combinatorial Loop Alert：1 LUT cells form a combinatorial loop vivao生成bit流时发生报错，如下图所示定位原因解决 vivao生成bit流时发生报错，如下图所示 定位原因 在三段式状态机中，组合逻辑代码if else 语句未写全只写了if…elsif…,没有写else，导致错误
阅读更多...
vivado 创建时间约束3

vivado 创建时间约束3

下图显示了完成的输入延迟页面。请注意，四个约束是 跳过。 12.成功输入所有输入约束值后，单击下一步。 向导的“输出延迟”页面显示了中不受约束的所有输出 设计。页面布局与输入页面非常相似。 13.在“输出延迟”页面中，单击“时钟”标题，按时钟的字母顺序对表格进行排序 名字。 14.使用下表约束所有输出，就像您对输入约束值所做的那样。 您可以在向导中一次选择多行，同时编辑多个条目。
阅读更多...
Kafka【十一】数据一致性与高水位（HW ：High Watermark）机制

Kafka【十一】数据一致性与高水位（HW ：High Watermark）机制

【1】数据一致性 Kafka的设计目标是：高吞吐、高并发、高性能。为了做到以上三点，它必须设计成分布式的，多台机器可以同时提供读写，并且需要为数据的存储做冗余备份。 图中的主题有3个分区，每个分区有3个副本，这样数据可以冗余存储，提高了数据的可用性。并且3个副本有两种角色，Leader和Follower，Follower副本会同步Leader副本的数据。 一旦Leader副本挂了，Follo
阅读更多...
vivado 创建时间约束1

vivado 创建时间约束1

步骤3：创建时间约束 在此步骤中，您打开合成的设计并使用AMD Vivado™定时约束 男巫定时约束向导分析门级网表并发现缺失 约束。使用“定时约束”向导为此设计生成约束。 1.在“流导航器”中，单击“打开综合设计”。 2.当综合设计打开时，单击综合设计下的约束向导 部分。 此时会出现“定时约束”向导的介绍页面。本页介绍 向导创建的约束类型：时钟、输入和输出端口以及时钟 域交叉。 3.阅读页面后，
阅读更多...
Vivado+PetaLinux 系统搭建教程

Vivado+PetaLinux 系统搭建教程

PetaLinux 是基于 Yocto project DDR SDRAM 双倍数据率同步动态随机存取存储器（英语：Double Data Rate Synchronous Dynamic Random Access Memory，简称DDR SDRAM）为具有双倍资料传输率的SDRAM，其资料传输速度为系统主频的两倍，由于速度增加，其传输性能优于传统的SDRAM。 FTP文件传输 在ubun
阅读更多...
点击Vivado的安装程序exe无法安装的解决办法

点击Vivado的安装程序exe无法安装的解决办法

在Windows操作系统上，在安装Vivado的时候会遇到双击xsetup.exe没有反应的情况，即使是用管理员权限再加上设置兼容模式也没有任何效果，且此问题有可能在多个版本上都存在，包括最新的2016.02。 打开解压后的Vivado安装包的bin目录下，可以看到xsetup.exe本质上是调用xsetup.bat （个别版本是xsetup2.bat）这个批处理文件。 接下来我们可以尝试用管理员
阅读更多...
创建 AD9361 的 vivado 工程,纯FPGA配置，不使用ARM程序

创建 AD9361 的 vivado 工程,纯FPGA配置，不使用ARM程序

前言 AD9361 的配置程序，如果使用官方的，就必须用ps进行配置，复杂不好使，如果直接使用FPGA配置，将会特别的简单。 配置软件 创建一份完整的寄存器配置表 //************************************************************// AD9361 R2 Auto Generated Initialization Scri
阅读更多...
Vivado DDS IP核使用和仿真（二、多通道信号发生器）

Vivado DDS IP核使用和仿真（二、多通道信号发生器）

按照博文https://blog.csdn.net/u013215852/article/details/91042672了解完单通道信号发生器之后，我们来看一下如果用一个IP核同时生成多通道信号怎么做，本文以1MHz和10MHz双通道为例： 1、设置参数，注意与单通道不同的地方 通道设置为2，那么我们想要得到与单通道一样16bit的输出数据，那么根据公式 我们就需要把Frequen
阅读更多...
Vivado DDS IP核使用和仿真（一、单通道信号发生器）小补充

Vivado DDS IP核使用和仿真（一、单通道信号发生器）小补充

请先看上一篇博文：https://blog.csdn.net/u013215852/article/details/91042672 在此博文的最后，生成了同时输出正弦信号和余弦信号，一些读者对此有一些疑问，其实很简单，按照上一篇的设置，如果把output设置为Sine and Cosine，那么IP核会自动将输出的宽度扩大一倍，即16变成了32，根据下图可知高16位为SINE，低16位为COS
阅读更多...

Copyright China编程 23002807@qq.com

沪ICP备2023033072号-2