【FPGA】优化设计指南（二）：性能指标

本文主要是介绍【FPGA】优化设计指南（二）：性能指标，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

设计可运行的最高频率

Fmax可通过时序报告计算得出。在Vivado中，可通过命令report_timing_summary生成时序报告.WNS越大越好.

输入到输出的时钟周期数

输入到输出的延迟通常用时钟周期个数来表示，称为Latency，该指标也反映了设计的流水级数。Latency越小越好。但Latency小意味着流水级数低，这可能会导致Fmax降低。

可通过命令xilinx::designutils::report_failfast查看资源利用率的指导值和实际值
将图1-48中的信息提取出来形成表。表中LUTRAM表示分布式RAM，SRL表示用LUT实现的移位寄存器。根据此表，我们可以在设计初期进行芯片选型。需要注意的是，Block RAM、UltraRAM和DSP48三者资源利用率都不能超过80%，若超过了80%，则要保证三者平均利用率低于80%。

这篇关于【FPGA】优化设计指南（二）：性能指标的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！

---