FIFO使用方法(ALTERA)

2024-04-03 13:18
文章标签 使用 方法 fifo altera

本文主要是介绍FIFO使用方法(ALTERA),希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

 

 

本文引用自Suinchang 《关于ALTERA提供的FIFO核使用原理》

ALTERA提供了LPM_FIFO参数宏模块,可以在代码中例化使用。

FIFO有两种工作模式:(1)SCFIFO,(2)DCFIFO

其中SCFIFO指读写用一个时钟进行同步,可以支持同时读写的功能。

其中DCFIFO指读写使用不同的时钟进行同步,这在设计多时钟系统中相当有用,可用于不同时钟同步信号之间的同步调整。

首先看看DCFIFO模式下的几个比较重要的信号:

[A]在写端,主要有以下几个信号:

       (1) data[n-1:0]:写入数据信号总线;

       (2) wrreq:写入请求信号,高有效

       (2) wrclk:写入同步时钟;

       (3) wrfull, wrempty:用于指示写端FIFO为空或者满的状态;

       (4) wrusedw[log2(SIZE_FIFO)-1:0] :写入的数据个数,按写入个数递增;

上述信号都与写入时钟srclk同步;

[B]在读端,主要有以下几个信号:

       (1) q[n-1:0]:读取数据信号总线;

       (2) rdreq:读取请求/确认信号,高有效

       (2) rdclk:读取同步时钟;

       (3) rdfull, rdempty:用于指示读端FIFO为空或者满的状态;

       (4) rdusedw[log2(SIZE_FIFO)-1:0] :读取的数据个数,按读取顺序递减;

FIFO主要有两种工作模式:
(1) Legacy mode(Legacy synchronous FIFO mode )

(2) Show-ahead mode(Show-ahead synchronous FIFO mode)

其中:
在Legacy mode,读端的rdreq信号作为读取FIFO的请求信号(REQ),读取数据在rdreq置位后的第二个时钟周期有效。

在Show-ahead mode,读端的rdreq信号作为读取FIFO的确认信号(ACK),读取数据在rdreq置位后立即有效,不要额外的读取周期。

下面分别给出Legacy mode和Show-ahead mode的读写时序:

[A] Legacy mode

【引用】关于ALTERA提供的FIFO核使用原理 - 通信西电人 - 通信西电人的博客

[B] Show-ahead mode 

【引用】关于ALTERA提供的FIFO核使用原理 - 通信西电人 - 通信西电人的博客

 

【引用】关于ALTERA提供的FIFO核使用原理 - 通信西电人 - 通信西电人的博客

由上述时序可以看出两种模式的区别。

值得注意的是:
读端在读取数据的时候,必须等待写端数据准备好,即rdempty为低之后开始读取数据,为高期间表明FIFO状态为空,写端写入数据未有效。

相应的在写端如果wrfull为高,则表明FIFO状态以满,不能再写入数据,此时写入的数据无效。

下面给出一个FIFO操作的具体实例:完成将10MHz同步输入的总线同步缓冲到72MHz+6MHz的同步组合输出。
// ----------------------------------------------------------------------------------
// Copyright (c) 2007 by College of Communication Engineering,Chongqing University. 
// ----------------------------------------------------------------------------------
// Project:  
//
// ----------------------------------------------------------------------------------
// File Name:CNGI_PLCP2TxPHY_SyncProc.v
// Module:
//
// Top Module:
//
// ----------------------------------------------------------------------------------
//
// Major Functions: 
//
// ----------------------------------------------------------------------------------
//
// Revision History :
// ----------------------------------------------------------------------------------
//   Ver  :| Author            :| Mod. Date :| Changes Made:     :| E-mail 
//   V1.0 :| ZHANG-xuying      :| 01/08/07  :| Initial Revision  :| zh_xuying@126.com
// ----------------------------------------------------------------------------------

`define PLME_RESET_IND (4'b1001)
`define CCA_RESET_IND (4'b1010)
`define TxSTARTreq_IND (4'b1011)
`define TxMPDU_IND  (4'b1100)

module CNGI_PLCP2TxPHY_SyncProc(
  reset,  //poewer on reset
  PLCP2TxPHY_clk,
  PLCP2TxPHY_ind,   
  PLCP2TxPHY_msg, 
  //
  clk,  //Tx PHY Local(此处不区分原语和MPDU直接采用数据的基带时钟读取)
  clk_ena,
  //
  LENGTH,
  syncPLCP2TxPHY_ind,
  syncPLCP2TxPHY_msg
 );
 //
 input wire reset;
 input wire PLCP2TxPHY_clk;
 input wire [3:0] PLCP2TxPHY_ind;
 input wire [7:0] PLCP2TxPHY_msg;
 //
 input wire clk,clk_ena;
 input wire [11:0] LENGTH;
 //
 output wire [3:0] syncPLCP2TxPHY_ind;
 output wire [7:0] syncPLCP2TxPHY_msg;
 //Generate wrreq
 reg fifo_wrreq;
 reg [11:0] fifo_wrdata;
 always @(posedge PLCP2TxPHY_clk or posedge reset)begin
  if(reset) fifo_wrreq<=1'b0;
  else fifo_wrreq<=PLCP2TxPHY_ind[3];  
 end
 //
 always @(posedge PLCP2TxPHY_clk or posedge reset)begin
  if(reset) fifo_wrdata<=12'd0;
  else fifo_wrdata<={PLCP2TxPHY_ind,PLCP2TxPHY_msg};
 end
 //
 reg [3:0] BUS_IND_TYPE;
 always @(posedge PLCP2TxPHY_clk or posedge reset)begin
  if(reset) BUS_IND_TYPE<=4'h0;
  else begin
   case(PLCP2TxPHY_ind)
    `PLME_RESET_IND: BUS_IND_TYPE<=`PLME_RESET_IND;
    `CCA_RESET_IND:  BUS_IND_TYPE<=`CCA_RESET_IND;
    `TxSTARTreq_IND: BUS_IND_TYPE<=`TxSTARTreq_IND;
    `TxMPDU_IND:  BUS_IND_TYPE<=`TxMPDU_IND; 
    default:    BUS_IND_TYPE<=BUS_IND_TYPE;
   endcase 
  end
 end
 //
 wire fifo_rdempty; 
 reg fifo_rdack;
 reg [2:0] cnt_a,cnt_b;
 reg [2:0] cnt_c;
 reg [11:0] cnt_d;
 always @(posedge clk or posedge reset)begin
  if(reset)begin
   cnt_a<=3'd0;
   cnt_b<=3'd0;
   cnt_c<=3'd0;
   cnt_d<=12'd0;
   fifo_rdack<=1'b0;
  end
  else if(clk_ena)begin
   if(BUS_IND_TYPE==`PLME_RESET_IND || BUS_IND_TYPE==`CCA_RESET_IND) begin
    if(!fifo_rdempty)begin
     if(cnt_a==0)begin
      fifo_rdack<=1'b1;
      cnt_a<=cnt_a+1;
     end
     else if(cnt_a==1)begin
      fifo_rdack<=1'b0;
      cnt_a<=cnt_a;
     end
    end
   end
   else if(BUS_IND_TYPE==`TxSTARTreq_IND)begin
    if(!fifo_rdempty)begin
     if(cnt_b<=5)begin
      fifo_rdack<=1'b1;
      cnt_b<=cnt_b+1;
     end
     else if(cnt_b==6)begin
      fifo_rdack<=1'b0;
      cnt_b<=cnt_b;
     end
    end
   end
   else if(BUS_IND_TYPE==`TxMPDU_IND)begin
    if(!fifo_rdempty)begin
     if(cnt_c>=7)begin
      if(cnt_d<LENGTH)begin
       fifo_rdack<=1'b1;
       cnt_d<=cnt_d+1;
       cnt_c<=3'd0;
      end
      else if(cnt_d==LENGTH)begin
       fifo_rdack<=1'b0;
       cnt_d<=cnt_d;
       cnt_c<=cnt_c;
      end
     end
     else cnt_c<=cnt_c+1;
    end
   end
  end 
  else fifo_rdack<=1'b0; 
 end
 wire [11:0] fifo_Q;
 PLCP2TxPHY_FIFO u1(
      .aclr(reset),
      .data(fifo_wrdata),
      .rdclk(clk),
      .rdreq(fifo_rdack),
      .wrclk(PLCP2TxPHY_clk),
      .wrreq(fifo_wrreq),
      .q(fifo_Q),
      .rdempty(fifo_rdempty)
       ); 
     //
 assign syncPLCP2TxPHY_ind=fifo_Q[11:8];
 assign syncPLCP2TxPHY_msg=fifo_Q[7:0];
endmodule

转载: http://blog.csdn.net/jasonwoodlee/article/details/6764211

这篇关于FIFO使用方法(ALTERA)的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/873023

相关文章

Python通用唯一标识符模块uuid使用案例详解

《Python通用唯一标识符模块uuid使用案例详解》Pythonuuid模块用于生成128位全局唯一标识符,支持UUID1-5版本,适用于分布式系统、数据库主键等场景,需注意隐私、碰撞概率及存储优... 目录简介核心功能1. UUID版本2. UUID属性3. 命名空间使用场景1. 生成唯一标识符2. 数

Java中读取YAML文件配置信息常见问题及解决方法

《Java中读取YAML文件配置信息常见问题及解决方法》:本文主要介绍Java中读取YAML文件配置信息常见问题及解决方法,本文给大家介绍的非常详细,对大家的学习或工作具有一定的参考借鉴价值,需要... 目录1 使用Spring Boot的@ConfigurationProperties2. 使用@Valu

SpringBoot中如何使用Assert进行断言校验

《SpringBoot中如何使用Assert进行断言校验》Java提供了内置的assert机制,而Spring框架也提供了更强大的Assert工具类来帮助开发者进行参数校验和状态检查,下... 目录前言一、Java 原生assert简介1.1 使用方式1.2 示例代码1.3 优缺点分析二、Spring Fr

Android kotlin中 Channel 和 Flow 的区别和选择使用场景分析

《Androidkotlin中Channel和Flow的区别和选择使用场景分析》Kotlin协程中,Flow是冷数据流,按需触发,适合响应式数据处理;Channel是热数据流,持续发送,支持... 目录一、基本概念界定FlowChannel二、核心特性对比数据生产触发条件生产与消费的关系背压处理机制生命周期

java使用protobuf-maven-plugin的插件编译proto文件详解

《java使用protobuf-maven-plugin的插件编译proto文件详解》:本文主要介绍java使用protobuf-maven-plugin的插件编译proto文件,具有很好的参考价... 目录protobuf文件作为数据传输和存储的协议主要介绍在Java使用maven编译proto文件的插件

Java 方法重载Overload常见误区及注意事项

《Java方法重载Overload常见误区及注意事项》Java方法重载允许同一类中同名方法通过参数类型、数量、顺序差异实现功能扩展,提升代码灵活性,核心条件为参数列表不同,不涉及返回类型、访问修饰符... 目录Java 方法重载(Overload)详解一、方法重载的核心条件二、构成方法重载的具体情况三、不构

SpringBoot线程池配置使用示例详解

《SpringBoot线程池配置使用示例详解》SpringBoot集成@Async注解,支持线程池参数配置(核心数、队列容量、拒绝策略等)及生命周期管理,结合监控与任务装饰器,提升异步处理效率与系统... 目录一、核心特性二、添加依赖三、参数详解四、配置线程池五、应用实践代码说明拒绝策略(Rejected

C++ Log4cpp跨平台日志库的使用小结

《C++Log4cpp跨平台日志库的使用小结》Log4cpp是c++类库,本文详细介绍了C++日志库log4cpp的使用方法,及设置日志输出格式和优先级,具有一定的参考价值,感兴趣的可以了解一下... 目录一、介绍1. log4cpp的日志方式2.设置日志输出的格式3. 设置日志的输出优先级二、Window

SQL中如何添加数据(常见方法及示例)

《SQL中如何添加数据(常见方法及示例)》SQL全称为StructuredQueryLanguage,是一种用于管理关系数据库的标准编程语言,下面给大家介绍SQL中如何添加数据,感兴趣的朋友一起看看吧... 目录在mysql中,有多种方法可以添加数据。以下是一些常见的方法及其示例。1. 使用INSERT I

Ubuntu如何分配​​未使用的空间

《Ubuntu如何分配​​未使用的空间》Ubuntu磁盘空间不足,实际未分配空间8.2G因LVM卷组名称格式差异(双破折号误写)导致无法扩展,确认正确卷组名后,使用lvextend和resize2fs... 目录1:原因2:操作3:报错5:解决问题:确认卷组名称​6:再次操作7:验证扩展是否成功8:问题已解