FPGA之16:1复选器

2024-02-25 14:20
文章标签 16 fpga 复选

本文主要是介绍FPGA之16:1复选器,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

每个slice 都有一个F8MUX。F8MUX原语:
MUXF8 MUXF8_inst(
.0(0),Il Output of MUX to general routing

.I0(10),//Input(tie to MUXF7L/LO out)
.I1(11),/IInput(tie to MUXF7 L/LO out)
.S(S)
//Input select to MUX
):
F8MUX T FIAMUX fI F7BMUX H.UE 27 1(16:1#T-个 slice 中只能实现一个16:1多路复选器,如图下图所示。

 16:1复选器不经过 D触发器的对应代码:always@(*)
case((BX,AX,SELB[1:0]))
4b0000:AMUX=DATA_A[O]:

4b0001:AMUX=DATA_A[1]:
4b0010:AMUX=DATA_A[2]:
4'b0011:AMUX=DATA_A[3]:
4'b0100:AMUX=DATA_B[O]:
4'b0101:AMUX=DATA B[I]:
4b0110:AMUX=DATA B[2]:
4b0111:AMUX=DATA B[3]:
4b1000:AMUX=DATA_C[O]:
4b1001:AMUX=DATA_C[I]:
4b1010:AMUX=DATA_C[2]:

4b1011:AMUX=DATA_C[3]:
4b1100:AMUX=DATA_D[O]:
4b1101:AMUX=DATA D[1]:
4b110:AMUX=DATA_D[2]:

4b1111:AMUX=DATA D[3]:
default:AMUX=l'bx:

endcase
16:1复选器经过D触发器的对应代码:

always@(posedge CLK)

case((BX.AX,SELB[L:0])
4'b0000:AMUX <=DATA_A[0]:
4b0001:AMUX <=DATA_A[1]:

4b0010:AMUX <=DATA_A[2]:

4b0011:AMUX <=DATA_A[3]:

4b0100: AMUX <=DATA_B[0]:
4b0101:AMUX <=DATA B[1):
4'b0110: AMUX <=DATA B[2]:
4b0111:AMUX <=DATA B[3]:
4b1000: AMUX <=DATA_C[0]:
4b1001: AMUX<=DATA_C[I]:
4b1010: AMUX <=DATA_C[2]:
4b1011:AMUX <=DATA_C[3]:
4b1100: AMUX <=DATA_D[O];

4b1101: AMUX <=DATA_D[1]:

4b1110: AMUX <=DATA_D[2]:
4b1111:AMUX<=DATA_D[3]:
default: AMUX <= l'bx;

endcase

这篇关于FPGA之16:1复选器的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/745753

相关文章

【JavaScript】LeetCode:16-20

文章目录 16 无重复字符的最长字串17 找到字符串中所有字母异位词18 和为K的子数组19 滑动窗口最大值20 最小覆盖字串 16 无重复字符的最长字串 滑动窗口 + 哈希表这里用哈希集合Set()实现。左指针i,右指针j,从头遍历数组,若j指针指向的元素不在set中,则加入该元素,否则更新结果res,删除集合中i指针指向的元素,进入下一轮循环。 /*** @param

16 子组件和父组件之间传值

划重点 子组件 / 父组件 定义组件中:props 的使用组件中:data 的使用(有 return 返回值) ; 区别:Vue中的data (没有返回值);组件方法中 emit 的使用:emit:英文原意是:触发、发射 的意思components :直接在Vue的方法中声明和绑定要使用的组件 小炒肉:温馨可口 <!DOCTYPE html><html lang="en"><head><

react笔记 8-16 JSX语法 定义数据 数据绑定

1、jsx语法 和vue一样  只能有一个根标签 一行代码写法 return <div>hello world</div> 多行代码返回必须加括号 return (<div><div>hello world</div><div>aaaaaaa</div></div>) 2、定义数据 数据绑定 constructor(){super()this.state={na

FPGA编译与部署方法全方位介绍

FPGA编译与部署是FPGA开发中的核心环节,涉及从代码编写、调试到将设计部署到FPGA硬件的全过程。这个流程需要经过创建项目、编写FPGA VI、模拟调试、编译生成比特流文件,最后将设计部署到硬件上运行。编译的特点在于并行执行能力、定制化硬件实现以及复杂的时钟管理。通过LabVIEW的FPGA模块和NI硬件,可以快速完成开发和部署,尤其适用于复杂控制与高性能数据处理系统。 1. FPG

FPGA开发:条件语句 × 循环语句

条件语句 if_else语句 if_else语句,用来判断是否满足所给定的条件,根据判断的结果(真或假)决定执行给出的两种操作之一。 if(表达式)语句; 例如: if(a>b) out1=int1; if(表达式)         语句1; else         语句2; 例如: if(a>b)out1=int1;elseout1=int2; if(表达式1) 语句1; els

FPGA开发:模块 × 实例化

模块的结构 对于C语言,其基本单元为函数。与此类似,Verilog的基本设计单元称之为"模块"(block)。对于整个项目的设计思想就是模块套模块。 一个模块由两个部分组成:一部分描述接口,一部分描述逻辑功能。 每个Verilog模块包含4个部分:端口定义、IO说明、内部信号声明、功能定义。且位于module和endmodule之间,如下: module block(a,b,c);inpu

打靶记录16——Momentum

靶机: https://download.vulnhub.com/momentum/Momentum.ova 下载后使用 VirtualBox 打开 难度:中 目标:取得 root 权限 + 2 Flag 攻击方法: 主机发现端口扫描信息收集Web 路径爆破XSS 漏洞JS 脚本分析AES 解密Redis 认证漏洞 主机发现 sudo arp-scan -l 端口扫描和服务发

LabVIEW环境中等待FPGA模块初始化完成

这个程序使用的是LabVIEW环境中的FPGA模块和I/O模块初始化功能,主要实现等待FAM(Field-Programmable Gate Array Module,FPGA模块)的初始化完成,并处理初始化过程中的错误。让我们逐步分析各部分的功能: 1. Wait for FAM Initialization框架 此程序框架用于等待I/O模块成功初始化。如果在5秒钟内模块没有完成配

FPGA随记——小说 可综合和不可综合

当然我在网络上找到了些可综合和不可综合的解释 感觉也很有参考价值: https://wenda.so.com/q/1378362174074040 综合就是把你写的rtl代码转换成对应的实际电路。 比如你写代码assign a=b&c; EDA综合工具就会去元件库里拿一个二输入与门出来,然后输入端分别接上b和c,输出端接上a 假如你写了很多这样的语句 assign a=b&c; assig

Xilinx系FPGA学习笔记(五)ROM的IP核学习

系列文章目录 文章目录 系列文章目录前言ROM IP分布式ROM生成ROM配置创建COE文件 块ROM生成如何快速生成Example Design 两种ROM对比 前言 最近在学习小梅哥的xilinx型FPGA开发板,一边学习一边记录,简化整理一下笔记 ROM IP 在 Memories &Storage Elements 下可以看到有两个与 ROM 相关的