axi_quad_spi

2024-01-25 00:36
文章标签 spi axi quad

本文主要是介绍axi_quad_spi，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

文章目录

    • 系统框图
      • 正常模式
      • XIP模式
    • 性能
    • IP 核配置
      • AXI Interface Option
        • XIP Mode
        • Performance Mode
      • SPI Options
        • Mode
        • Transaction Width
        • Frequency Ratio
        • Slave Device
        • Enable Master Mode
        • Enable STARTUP Primitive
    • 寄存器映射
      • 0x40 (SRR) 软件复位
      • 0x60 (SPICR) SPI控制
      • 0x64 (SPISR) SPI状态
      • 0x68 (SPI DTR) 发送数据
      • 0x6c (SPI DRR) 接收数据
      • 0x70 (SPISSR) 从机选择
      • 0x74 发送FIFO待发送数据量
      • 0x78 接收FIFO可读取数据量
      • 0x1C (DGIER) 全局中断使能
      • 0x20 (IPISR) 中断状态
      • 0x28 (IPIER) 中断使能
      • XIP 模式
    • 支持指令
      • 通用指令
      • 其他指令
    • 操作流程
      • 写操作
      • 读操作
    • Flash控制
      • 读ID
      • 写使能
      • 扇区擦除
      • 整片擦除
      • 页写
      • 字节读
    • 示例工程

系统框图

正常模式

在这里插入图片描述

XIP模式

在这里插入图片描述

性能

在这里插入图片描述

IP 核配置

在这里插入图片描述

AXI Interface Option

XIP Mode

XIP全称：eXecute In Place（片内执行），只用于读操作。针对外设如果想进行读操作的时候，一般都是通过访问数据寄存器，而XIP则是直接以内存的形式访问。

为什么有XIP模式

从软件的角度来看，SPI一般是连着flash来使用，flash作为一种存储模块，软件更加期望用memory的形式访问，在SoC上经常会有从flash里面搬运数据的需求。

XIP性能

一般来说，non-xip模式下，由于可以通过寄存器配置来实现给出一个地址得到一大段的数据的操作，只要配置得当，数据读取的速率是会比xip模式下快的。

但是不同公司的SPI controller的寄存器配置肯定是不同的，完全使用寄存器配置的形式进行读取操作对于软件迁移的成本会比较大。

在这里插入图片描述

Performance Mode

高性能模式将使用 AXI4 代替 AXI4-Lite 接⼝，并且在内核的发送和接收 FIFO 地址处可以使用突发功能。

SPI Options

Mode

模式有standard，dual，quad可选，standard和dual/quad模式间有部分功能不能兼容，具体可以看下面寄存器映射中。

Transaction Width

设置传输事务的数据宽度：

  • 如果设置为8，即每次数据传输宽度为8-bit，一次数据传输需要8个SCK时钟

  • 如果设置为16，即每次数据传输宽度为16-bit，一次数据传输需要16个SCK时钟

Frequency Ratio

频率比是由两个数的乘积。输出的SPI时钟（sck）满足：

在这里插入图片描述

Slave Device

设备类型是混合的，支持winbond，micron，spansion，macronix共有的命令。如果勾选Micron，只能支持micron的命令，发送不支持的命令，IPISR状态寄存器就会报command error.

Enable Master Mode

这个选项决定SPI设备的主从模式，也可以在配置寄存器60h中修改

Enable STARTUP Primitive

STARTUP原语勾选上后指SPI的clk就会从FPGA专用的CCLK引脚输出时钟

寄存器映射

在这里插入图片描述

0x40 (SRR) 软件复位

将0x0000_000a的值写⼊软件复位寄存器，会将内核寄存器复位四个 AXI 时钟周期。任何其他写访问都会⽣成未定义的结果并导致错误。

在这里插入图片描述

0x60 (SPICR) SPI控制

SPI控制寄存器有着配置SPI时序工作方式（CPHA，CPOL），设置SPI设备主从状态，对数据寄存器进行复位等重要功能。需要注意：

  • LSB 优先仅在标准 SPI 模式下支持。 Dual/quad SPI 模式仅⽀持 MSB 优先模式
  • Dual/quad SPI 模式仅⽀持 CPHA-CPOL 值为 00 或 11。
  • 环回模式仅在标准 SPI 模式下支持。

通常作为配置端，我们需要把SPI设置为主设备（SPICR【2】=1），在测试工作状态时，可以设置环回模式（SPICR【0】=1）

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

0x64 (SPISR) SPI状态

SPI状态寄存器是只读寄存器，通常用来：

  • 读取各种错误信息，即SPI控制寄存器中的配置错误（注意事项）。
  • 从模式配置成功检查
  • 数据FIFO的空满状态检查

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

0x68 (SPI DTR) 发送数据

SPI 数据发送寄存器 (SPI DTR) 写⼊要在 SPI 总线上发送的数据。数据从 SPI DTR 传输到移位寄存器发送条件：

  • 在主模式下将 SPE （SPI控制寄存器）设置为 1
  • 在从模式下， spisel 处于活动状态

需要注意：

  • SPI DTR 在填充前应处于复位状态，以便 DTR FIFO 写指针指向第 0 个位置。
  • 如果尝试在已满的寄存器或 FIFO 上进写⼊，则 AXI 写⼊事务以错误条件完成。

即在发送数据前，需要先在控制寄存器中对TX FIFO进行复位。

在Dual/quad SPI 模式：

  • 第⼀次写⼊必须始终是来⾃ AXI 事务的 SPI 命令，然后是地址（24 位或 32 位），然后填充要传输的数据。
  • 在读取内存的状态寄存器时，根据命令要求，该寄存器应填充虚拟字节以及命令和地址（可选）。

在这里插入图片描述

0x6c (SPI DRR) 接收数据

SPI 数据接收寄存器 (SPI DRR) ⽤于读取从 SPI 总线接收的数据。这是⼀个双缓冲寄存器。每次完成传输后，接收到的数据都存放在该寄存器中。

SPI 架构没有为从设备提供任何⼿段来限制总线上的流量。因此，对于从设备来说，只有在上次 SPI 传输之前读取 SPI DRR ，SPI DRR 才会在每个完成的事务之后更新。

需要注意：

  • 如果 SPI DRR 未读取且已满，则最近传输的数据将丢失并发⽣接收溢出中断。
  • 如果试图读取⼀个空的接收寄存器或 FIFO，它会在状态寄存器中给出⼀个错误。
  • SPI DRR 的上电复位值未知。

在这里插入图片描述

0x70 (SPISSR) 从机选择

选择slave个数，有几个slave就拉低几位，最多32个slave

在这里插入图片描述

0x74 发送FIFO待发送数据量

仅当 AXI Quad SPI 内核配置有 FIFO （FIFO 深度= 16 或 256）时，SPI 发送 FIFO 占⽤寄存器 (TX_FIFO_OCY) 才存在，并且是只读寄存器。

主要用来查看发送FIFO中有多少个数据，比如读出是5，那么FIFO中还有6个数据待发送

在这里插入图片描述

0x78 接收FIFO可读取数据量

仅当 AXI Quad SPI 内核配置有 FIFO （FIFO 深度= 16 或 256）时，SPI 接收 FIFO 占⽤寄存器 (RX_FIFO_OCY) 才存在。

主要用来查看接收FIFO中有多少个数据，比如读出是5，那么FIFO中还有6个数据还没接收走。

在这里插入图片描述

0x1C (DGIER) 全局中断使能

使能了全局中断之后才能使用各种中断功能。

在这里插入图片描述

0x20 (IPISR) 中断状态

由于中断端口只有一个，当中断发送时需要查询中断状态寄存器来判断是什么中断情况，具体使用什么中断功能由中断使能寄存器控制。

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

0x28 (IPIER) 中断使能

主要是配置中断功能，由于中断功能是复用中断端口，因此需要选择合理的功能来减少控制复杂度

在这里插入图片描述

在这里插入图片描述

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传

XIP 模式

在XIP模式，配置寄存器60h和64h变更，并且中断无法使用。

XIP模式适⽤于开机操作。在这种模式下，内核仅⽀持 INCR 和 WRAP 读取事务。

内核将 SPI 视为只读存储器。三个读取命令随读取 SPI 闪存时使⽤的配置模式提供。通过为 AXI4-Lite 和 AXI4 接⼝分配相同的频率来验证核⼼功能。内核内置的三个主要读取命令是快速读取 (0x0Bh)、DIOFR (0xBBh) 和 QIOFR (0xEBh)。

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传

支持指令

通用指令

在这里插入图片描述

其他指令

详见 PG153 AXI Quad SPI 的Table 3-3

操作流程

写操作

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传

读操作

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传

Flash控制

读ID

读ID指令为9F，读几个数据就写几个dummy数据，读fifo的第一个数据是FF，因为写指令占用了，第二个数据开始才是想要的数据。

proc RDID {byte_num} {# 软件复位WriteReg 0x40 0xa# 中断使能WriteReg 0x28 0x3fff# 全局中断使能WriteReg 0x1c 0x80000000# 复位 tx rx fifoWriteReg 0x60 0x1e6# 释放 fifo 复位WriteReg 0x60 0x186# CMD = 9F, 读 FLASH IDWriteReg 0x68 0x9f# 要读多少个数据就写几个 dummy 数据set num 0while {$num < $byte_num} {WriteReg 0x68 0x00incr num 1}# 选择 0 通道CSWriteReg 0x70 0x00# 使能 master, 开始发数据WriteReg 0x60 0x86# 选择 0 通道CS 拉高WriteReg 0x70 0x1# 禁用 masterWriteReg 0x60 0x186set num 0set id_data "RDID is "while {$num < $byte_num + 1} {if {$num >= 1} {append id_data [string range [ReadReg 0x6c] end-1 end]} else {ReadReg 0x6c}incr num 1}return $id_data
}

写使能

每次进行擦除或者写操作之前都要先开启写使能，否则不生效。

proc WREN {} {# 复位 tx rx fifoWriteReg 0x60 0x1e6# 释放 fifo 复位WriteReg 0x60 0x186# CMD = 06, 写使能WriteReg 0x68 0x06# 选择 0 通道CSWriteReg 0x70 0x00# 使能 master, 开始发数据WriteReg 0x60 0x86# 选择 0 通道CS 拉高WriteReg 0x70 0x1# 禁用 masterWriteReg 0x60 0x186return "Write Enable!"
}

扇区擦除

先发送写使能指令，再发送扇区擦除指令

对于 N25Q128 FLASH

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传

proc SE {Sector_Num} {WREN# 复位 tx rx fifoWriteReg 0x60 0x1e6# 释放 fifo 复位WriteReg 0x60 0x186# CMD = d8, 扇区擦除WriteReg 0x68 0xd8# Write AddressWriteReg 0x68 $Sector_NumWriteReg 0x68 0x00WriteReg 0x68 0x00# 选择 0 通道CSWriteReg 0x70 0x00# 使能 master, 开始发数据WriteReg 0x60 0x86# 选择 0 通道CS 拉高WriteReg 0x70 0x1# 禁用 masterWriteReg 0x60 0x186return "Sector Erase Done!"
}

整片擦除

先发送写使能指令，再发送整片擦除指令

proc BE {} {WREN# 复位 tx rx fifoWriteReg 0x60 0x1e6# 释放 fifo 复位WriteReg 0x60 0x186# CMD = c7, 整片擦除WriteReg 0x68 0xc7# 选择 0 通道CSWriteReg 0x70 0x00# 使能 master, 开始发数据WriteReg 0x60 0x86# 选择 0 通道CS 拉高WriteReg 0x70 0x1# 禁用 masterWriteReg 0x60 0x186return "Bulk Erase Done!"
}

页写

先写前 128 Byte, 因为FIFO深度256, 但是cmd+地址占用4Byte, 所以实际使用不足256Byte可用

proc PP {address} {WREN
# 先写前 128 Byte, 因为FIFO深度256, 但是cmd+地址占用4Byte, 所以实际使用不足256Byte可用# 复位 tx rx fifoWriteReg 0x60 0x1e6# 释放 fifo 复位WriteReg 0x60 0x186# CMD = 02, 页写WriteReg 0x68 0x02# Write AddressWriteReg 0x68 [expr ($address >> 16)]WriteReg 0x68 [expr ($address % (2**16)) >> 8]WriteReg 0x68 [expr ($address % (2**8))]# Write Dataset num 0while {$num < 128} {WriteReg 0x68 $numincr num 1}# 选择 0 通道CSWriteReg 0x70 0x00# 使能 master, 开始发数据WriteReg 0x60 0x86# 选择 0 通道CS 拉高WriteReg 0x70 0x1# 禁用 masterWriteReg 0x60 0x186
# 再写后 128 Byte# 每次写操作之前需要重新开启写使能WRENset address [expr {$address + 128}]puts [ format 0x%08x $address]# 复位 tx rx fifoWriteReg 0x60 0x1e6# 释放 fifo 复位WriteReg 0x60 0x186# CMD = 02, 页写WriteReg 0x68 0x02# Write AddressWriteReg 0x68 [expr ($address >> 16)]WriteReg 0x68 [expr ($address % (2**16)) >> 8]WriteReg 0x68 [expr ($address % (2**8))]# Write Datawhile {$num < 256} {WriteReg 0x68 $numincr num 1}# 选择 0 通道CSWriteReg 0x70 0x00# 使能 master, 开始发数据WriteReg 0x60 0x86# 选择 0 通道CS 拉高WriteReg 0x70 0x1# 禁用 masterWriteReg 0x60 0x186return "Page Program Done!"
}

字节读

proc READ {address number} {# 复位 tx rx fifoWriteReg 0x60 0x1e6# 释放 fifo 复位WriteReg 0x60 0x186# CMD = 03, 按字节读数据WriteReg 0x68 0x03# Read AddressWriteReg 0x68 [expr ($address >> 16)]WriteReg 0x68 [expr ($address % (2**16)) >> 8]WriteReg 0x68 [expr ($address % (2**8))]# 要读多少个数据就写几个 dummy 数据set num 0while {$num < $number} {WriteReg 0x68 0x00incr num 1}# 选择 0 通道CSWriteReg 0x70 0x00# 使能 master, 开始发数据WriteReg 0x60 0x86# 选择 0 通道CS 拉高WriteReg 0x70 0x1# 禁用 masterWriteReg 0x60 0x186######################## 写文件 ########################set fn "./rd_data.txt"set fid [open $fn w+]set num 0puts $fid "Number   Address   Data"while {$num < $number + 4} {if {$num >= 4} {puts $fid [format "%-8d %#0-8x   0x%s" [expr {$num-3}] [expr {$address + $num - 3}] [string range [ReadReg 0x6c] end-1 end]]} else {ReadReg 0x6c}incr num 1}close $fid######################## 读文件到变量 line ######################### 命令eof, 一旦读取到文件末尾, 该命令就返回 1set fid [open $fn r+]while {[eof $fid] != 1} {gets $fid lineputs $line}close $fidputs "Read Done!"# set num 0# set read_data "ReadData is "# while {$num < $number + 4} {#     if {$num >= 4} {#         append read_data [string range [ReadReg 0x6c] end-1 end]#     } else {#         ReadReg 0x6c#     }#     incr num 1# }# return $read_data
}

示例工程

Block design连接图如下所示：
在这里插入图片描述
详细工程见如下链接：

这篇关于axi_quad_spi的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！


http://www.chinasem.cn/article/641559。

相关文章

【STM32】SPI通信-软件与硬件读写SPI

【STM32】SPI通信-软件与硬件读写SPI

SPI通信-软件与硬件读写SPI 软件SPI一、SPI通信协议1、SPI通信2、硬件电路3、移位示意图4、SPI时序基本单元(1)开始通信和结束通信(2)模式0---用的最多(3)模式1(4)模式2(5)模式3 5、SPI时序(1)写使能(2)指定地址写(3)指定地址读 二、W25Q64模块介绍１、W25Q64简介２、硬件电路３、W25Q64框图４、Flash操作注意事项软件SPI读写W2
阅读更多...
stm32之软件SPI读写W25Q64存储器应用案例

stm32之软件SPI读写W25Q64存储器应用案例

系列文章目录 1. stm32之SPI通信协议 文章目录 系列文章目录前言一、电路接线图二、应用案例代码三、应用案例分析3.1 SPI通信模块3.2 W25Q64模块3.3 主程序 前言 提示：本文主要用作在学习江科大自化协STM32入门教程后做的归纳总结笔记，旨在学习记录，如有侵权请联系作者 本案例使用软件SPI通信的方式实现了STM32与W25Q64 Flas
阅读更多...
Flink1.10基于工厂模式的任务提交与SPI机制

Flink1.10基于工厂模式的任务提交与SPI机制

《2021年最新版大数据面试题全面开启更新》 Flink任务执行模式包含了yarn-session、standalone、per-job、local, 在1.10中又增加k8s的执行模式，那么在任务提交过程中如何根据不同的执行模式进行任务提交呢？主要通过两个接口来实现：PipelineExecutorFactory 与 PipelineExecutor。PipelineExecutorF
阅读更多...
转载 SPI的比喻理解

转载 SPI的比喻理解

SPI 传输是一个虚拟的移位寄存器方式。 你这么理解就可以： 主机和从机之间有一条 16 格的传送带。主机一格一格拨动它转动（相当于发送时钟）。 如果是主机发送，它就把一个个的东西放在传送带上，转动 8 次，就传到从机一侧了。这时，从机可以从传送带上将东西取下。如果从机没有取东西，这些东西再转 8 次又回到主机一侧。 如果是主机接收，从机就要把 8 个东西一次放上传送带。当主机转动 8 次，东西就
阅读更多...
Java SPI机制源码

Java SPI机制源码

文章目录 SPI简介使用案例SPI的应用SPI机制源码SPI与类加载器双亲委派机制 SPI简介 Java的SPI（Service Provider Interface）机制允许第三方为应用程序提供插件式的扩展，而不需要修改应用程序本身的代码，从而实现了解耦。Java标准库本身就提供了SPI机制，通常是通过在META-INF/services目录下放置文件来实现的。 S
阅读更多...
W25Q32驱动 基于HAL库的SPI

W25Q32驱动 基于HAL库的SPI

环境 芯片:STM32F103ZET6 库：来自HAL的STM32F1XX.H 原理图 cubeMX配置 W25Q32.h //// Created by seven on 2024/9/2.//#ifndef SPI_W25Q32_H#define SPI_W25Q32_H#include "spi.h"/*** 初始化W25Q32闪存芯片*/void W25Q32
阅读更多...
STM32F10XX中SPI的DMA发送数据

STM32F10XX中SPI的DMA发送数据

参考资料： http://blog.csdn.net/jdh99/article/details/7603029 http://www.openedv.com/posts/list/3159.htm     上面提到的两篇博文比较详细深刻的说明了DMA的工作方式以及SPI的DMA传输方式的特点。结合对Stm32F103VET6中SPI的DMA传输方式的配置和学习谈谈感受，在看下面的内容之前请
阅读更多...
解耦利器 - Java中的SPI机制

解耦利器 - Java中的SPI机制

为什么需要SPI机制 SPI和API的区别是什么 SPI是一种跟API相对应的反向设计思想：API由实现方确定标准规范和功能，调用方无权做任何干预； 而SPI是由调用方确定标准规范，也就是接口，然后调用方依赖此接口，第三方实现此接口，这样做就可以方便的进行扩展，类似于插件机制，这是SPI出现的需求背景。 SPI ： “接口”位于“调用方”所在的“包”中 概念上更依赖调用方。 组织上位于
阅读更多...
【STM32项目设计】STM32F411健康助手--硬件SPI （硬件NSS/CS）驱动st7735--1.8寸TFT显示屏（1）

【STM32项目设计】STM32F411健康助手--硬件SPI （硬件NSS/CS）驱动st7735--1.8寸TFT显示屏（1）

#include "lcd_driver.h"static uint16_t SPI_TIMEOUT_UserCallback(uint8_t errorCode);//液晶IO初始化配置void LCD_Driver_Init(void){SPI_InitTypeDef SPI_InitStructure;GPIO_InitTypeDef GPIO_InitStructure;/* 使
阅读更多...
【MCAL】TC397+EB-tresos之SPI配置实战 - (同步/异步)

【MCAL】TC397+EB-tresos之SPI配置实战 - (同步/异步)

本篇文章首先从理论讲起，从AUTOSAR规范以及MCAL手册两个不同角度（前者偏理论，后者偏实践）介绍了SPI模块的背景概念与理论，帮助读者在实际配置之前能有个理论的框架。然后详细的介绍了在TC397平台使用EB tresos对SPI驱动模块进行配置与调试的实战过程，帮助第一次接触这个模块的读者能够更快的上手来实现符合自己项目要求的开发工作，完成SPI通信。文章分别从同步和异步两种方式介绍了配置
阅读更多...

Copyright China编程 23002807@qq.com

沪ICP备2023033072号-2