四、Makefile总述

2024-01-06 01:28
文章标签 makefile 总述

本文主要是介绍四、Makefile总述,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

目录

一、Makefile 里有什么?

1、显式规则。

2、隐晦规则。

3、变量的定义。

4、文件指示。

5、注释。

二、Makefile 的文件名

三、引用其它的 Makefile

四、环境变量 MAKEFILES

五、make 的工作方式


一、Makefile 里有什么?

        Makefile 里主要包含了五个东西:显式规则、隐晦规则、变量定义、文件指示和注释。

1、显式规则。

        显式规则说明了,如何生成一个或多的的目标文件。这是由 Makefile 的书写者明显指 出,要生成的文件,文件的依赖文件,生成的命令。

2、隐晦规则。

        由于我们的 make 有自动推导的功能,所以隐晦的规则可以让我们比较粗糙地简略地书 写 Makefile,这是由 make 所支持的。

3、变量的定义。

        在 Makefile 中我们要定义一系列的变量,变量一般都是字符串,这个有点你 C 语言中 的宏,当 Makefile 被执行时,其中的变量都会被扩展到相应的引用位置上。

4、文件指示。

        其包括了三个部分,一个是在一个 Makefile 中引用另一个 Makefile,就像 C 语言中的 include 一样;另一个是指根据某些情况指定 Makefile 中的有效部分,就像 C 语言中的预 编译#if 一样;还有就是定义一个多行的命令。有关这一部分的内容,我会在后续的部分中 讲述。

5、注释。

        Makefile 中只有行注释,和 UNIX 的 Shell 脚本一样,其注释是用“#”字符,这个就 像 C/C++中的“//”一样。如果你要在你的 Makefile 中使用“#”字符,可以用反斜框进行 转义,如:“\#”。

        最后,还值得一提的是,在 Makefile 中的命令,必须要以[Tab]键开始。

二、Makefile 的文件名

        默认的情况下,make 命令会在当前目录下按顺序找寻文件名为“GNUmakefile”、 “makefile”、“Makefile”的文件,找到了解释这个文件。在这三个文件名中,最好使用 “Makefile”这个文件名,因为,这个文件名第一个字符为大写,这样有一种显目的感觉。 最好不要用“GNUmakefile”,这个文件是 GNU 的 make 识别的。有另外一些 make 只对全小 写的“makefile”文件名敏感,但是基本上来说,大多数的 make 都支持“makefile”和 “Makefile”这两种默认文件名。

        当 然 , 你 可 以 使 用 别 的 文 件 名 来 书 写 Makefile , 比 如 : “Make.Linux” , “Make.Solaris”,“Make.AIX”等,如果要指定特定的 Makefile,你可以使用 make 的 “-f”和“--file”参数,如:make -f Make.Linux 或 make --file Make.AIX。

三、引用其它的 Makefile

        在 Makefile 使用 include 关键字可以把别的 Makefile 包含进来,这很像 C 语言的 #include,被包含的文件会原模原样的放在当前文件的包含位置。include 的语法是:

include filename 可以是当前操作系统 Shell 的文件模式(可以保含路径和通配符) 在 include 前面可以有一些空字符,但是绝不能是[Tab]键开始。include 和可以用一个或 多个空格隔开。举个例子,你有这样几个 Makefile:a.mk、b.mk、c.mk,还有一个文件叫 foo.make,以及一个变量$(bar),其包含了 e.mk 和 f.mk,那么,下面的语句:

include foo.make *.mk $(bar)

等价于:

include foo.make a.mk b.mk c.mk e.mk f.mk

        make 命令开始时,会把找寻 include 所指出的其它 Makefile,并把其内容安置在当前 的位。就好像 C/C++的#include 指令一样。如果文件都没有指定绝对路径或是相对路径的话, make 会在当前目录下首先寻找,如果当前目录下没有找到,那么,make 还会在下面的几个 目录下找:

        1、如果 make 执行时,有“-I”或“--include-dir”参数,那么 make 就会在这个参数 所指定的目录下去寻找。

        2、如果目录/include(一般是:/usr/local/bin 或/usr/include)存在的话, make 也会去找。如果有文件没有找到的话,make 会生成一条警告信息,但不会马上出现致 命错误。它会继续载入其它的文件,一旦完成 makefile 的读取,make 会再重试这些没有找 到,或是不能读取的文件,如果还是不行,make 才会出现一条致命信息。如果你想让 make 不理那些无法读取的文件,而继续执行,你可以在 include 前加一个减号“-”。

如: -include<filename>

        其表示,无论 include 过程中出现什么错误,都不要报错继续执行。和其它版本 make 兼 容的相关命令是 sinclude,其作用和这一个是一样的。

四、环境变量 MAKEFILES

        如果你的当前环境中定义了环境变量 MAKEFILES,那么,make 会把这个变量中的值做一个类 似于 include 的动作。这个变量中的值是其它的 Makefile,用空格分隔。只是,它和 include 不同的是,从这个环境变中引入的 Makefile 的“目标”不会起作用,如果环境变量中定义 的文件发现错误,make 也会不理。

        但是在这里我还是建议不要使用这个环境变量,因为只要这个变量一被定义,那么当你 使用 make 时,所有的 Makefile 都会受到它的影响,这绝不是你想看到的。在这里提这个事, 只是为了告诉大家,也许有时候你的 Makefile 出现了怪事,那么你可以看看当前环境中有 没有定义这个变量。

五、make 的工作方式

        GNU 的 make 工作时的执行步骤入下:(想来其它的 make 也是类似)

1、读入所有的 Makefile。

2、读入被 include 的其它 Makefile。

3、初始化文件中的变量。

4、推导隐晦规则,并分析所有规则。

5、为所有的目标文件创建依赖关系链。

6、根据依赖关系,决定哪些目标要重新生成。

7、执行生成命令。

1-5 步为第一个阶段,6-7 为第二个阶段。第一个阶段中,如果定义的变量被使用了,那么, make 会把其展开在使用的位置。但 make 并不会完全马上展开,make 使用的是拖延战术,如 果变量出现在依赖关系的规则中,那么仅当这条依赖被决定要使用了,变量才会在其内部展 开。

当然,这个工作方式你不一定要清楚,但是知道这个方式你也会对 make 更为熟悉。有了这 个基础,后续部分也就容易看懂了。

这篇关于四、Makefile总述的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/574783

相关文章

Makefile简明使用教程

文章目录 规则makefile文件的基本语法:加在命令前的特殊符号:.PHONY伪目标: Makefilev1 直观写法v2 加上中间过程v3 伪目标v4 变量 make 选项-f-n-C Make 是一种流行的构建工具,常用于将源代码转换成可执行文件或者其他形式的输出文件(如库文件、文档等)。Make 可以自动化地执行编译、链接等一系列操作。 规则 makefile文件

Kernel 中MakeFile 使用if条件编译

有时需要通过if  else来选择编译哪个驱动,单纯的obj-$(CONFIG_)就不是很方便,下面提供两种参考案例: 案例一: 来源:drivers/char/tpm/Makefileifdef CONFIG_ACPItpm-y += tpm_eventlog.o tpm_acpi.oelseifdef CONFIG_TCG_IBMVTPMtpm-y += tpm_eventlog.o

Makefile问答之02 预处理器与宏

GCC Makefile中,怎样设定预处理器名称 在 GCC 的 Makefile 中,预处理器(preprocessor)的名称通常是 cpp(C PreProcessor),但在实际的 Makefile 中,我们一般是通过 gcc 命令来调用预处理器,而不是直接调用 cpp。不过,你可以通过设置 CPP 变量来显式指定预处理器名称和选项。以下是如何在 Makefile 中进行设置和使用的

如何在linux下写makefile

Windows下用集成开发环境(IDE)开发程序时不会涉及到编译、链接的步骤,集成开发环境已经把这些工作给你集成好了,你要做的就是根据语言的语法来编写代码。所以Windows下开发程序对makefile会有点生疏。         makefile的作用也是把你编写好之后的源文件进行编译与链接,只是它这个过程需要你自己去指定编译与链接的文件。 makefile的基本格式如下: tar

Makefile函数

定义$(函数名 参数)  或  ${函数名 参数} 例如: $(wildcard PATTERN) wildcard函数作用是列出所有PATTERN的文件 ,这里该参数可以是用通配符 例如*.c,就代表列出所有以.c结尾的文件。 $(patsubst <pattern>,<replacement>,<next>) patsubst函数作用是查找next中的单词,是否满足pattern的模式

记录下Makefile

把Makefile记录下,以后别忘了。 #CC = aarch64-linux-gnu-gcc#AS = aarch64-linux-gnu-as#AR = aarch64-linux-gnu-arCC = gccAS = asAR = arPROGRAMS =mainCUR_DIR = $(shell pwd)SRCS = $(CUR_DIR)/srcINCS = $(CUR_D

Linux工程管理文件Makefile命令与变量-基础篇

1.Makefile命令 在一个规则中,除了目标和目标依赖外,还有一个重要的部分:命令。 命令一般由shell命令(echo、ls)和编译器的一些工具(gcc、ld、ar、objcopy等)组成,使用tab键缩进。 .PHONY: cleana.out: hello.c echo "start compiling..." gcc -o a.out hello.c echo

Linux Makefile.txt 分析

linux 2.6.x Makefile  linux-2.6.x makefile   linux-2.6.20.6/Documentation/kbuild/makefiles.txt   一、             概述   linux的makefile有五个部分:   Makefile:顶层Makefile .config:内核配置文件 a

构建大师:深入理解Linux下的Make和Makefile

引言 在软件开发的世界里,构建过程是一项繁琐而重要的任务。无论是简单的脚本还是复杂的软件项目,都需要一种方式来自动化编译、链接以及测试等过程。在Linux环境下,Make工具和它的配置文件——Makefile,成为了许多开发者构建项目的首选。本文旨在深入探讨Make和Makefile的工作原理,以及如何编写高效且易于维护的Makefile文件。 目录 Make简介Makefile基础 M