本文主要是介绍Makefile简明使用教程,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!
文章目录
- 规则
- makefile文件的基本语法:
- 加在命令前的特殊符号:
- .PHONY伪目标:
- Makefile
- v1 直观写法
- v2 加上中间过程
- v3 伪目标
- v4 变量
- make 选项
- -f
- -n
- -C
Make 是一种流行的构建工具,常用于将源代码转换成可执行文件或者其他形式的输出文件(如库文件、文档等)。Make 可以自动化地执行编译、链接等一系列操作。
规则
makefile文件的基本语法:
目标...(target): 依赖...(dependencies)命令...(command)
加在命令前的特殊符号:
`@` : 表示不输出当前命令的执行信息
`-` :表示忽略执行过程中的错误
.PHONY伪目标:
.PHONY: clean
make在执行伪目标时不会检查是否有同名的文件
Makefile
首先我们先新建几个文件用于测试
main.c
message.c
message.h
message.h
#ifndef __MESSAGE_H
#define __MESSAGE_H#include <stdio.h>
#include <stdlib.h>void message(void);#endif /* __MESSAGE_H */
message.c
#include "message.h"void message(void) {printf("hello apexyuan\r\n");
}
main.c
#include "message.h"int main(int argc, char *argv[]) {printf("argc = %d\r\n", argc);printf("argv[0] = %s\r\n", argv[0]);message();return 0;
}
v1 直观写法
比较直观的写法,hello 为要构建的目标,main.c和message.c文件为依赖文件,下一行为生成目标要执行的命令
hello : main.c message.cgcc main.c message.c -o helloclean :rm -rf *.o hello
make有一种机制,会根据目标文件的修改和依赖文件的修改时间来判定要不要重新构建,按照上面的写法,某一个源文件稍作改动,所有文件都会重新编译。
v2 加上中间过程
添加上中间的编译过程,这样某个文件修改只会重新编译修改的文件
hello: main.o message.ogcc main.o message.o -o hellomain.o: main.cgcc -c main.c
message.o: message.cgcc -c message.cclean :rm -rf *.o hello
touch message.c 更新了message.c的修改时间,这样就只会重新编译修改的文件了
后续铺垫:
通过touch 命令创建clean文件(windows系统直接创建文件即可),然后再执行make clean
命令发现并不会执行Makefile文件中的clean指令了。
v3 伪目标
.PHONY
用于指定伪目标(伪目标指的是不会真正生成目标文件)
.PHONY: clean all
all: hello world@echo "all down"# hello: main.o message.o
# gcc main.o message.o -o hello
# world: main.o message.o
# gcc main.o message.o -o world
hello world: main.o message.ogcc main.o message.o -o $@main.o: main.cgcc -c main.c
message.o: message.cgcc -c message.cclean :rm -rf *.o hello world
- 将clean all指定为伪目标,这样即使同级目录下有相同名字的文件,也会执行makefile文件中的指令
- all:这行可以指定生成多个目标
- hello 和 world的构建方法一样,可以合并成一行,最后的生成目标文件可以用
$@
代替表示所有的目标文件
补充知识点:make中的特殊变量
$^ :表示当前规则所有的依赖文件
$@ :表示当前规则下生成的目标文件
$< :代表当前规则下的第一个依赖文件
v4 变量
.PHONY: clean allCFLAGS = -Wall -g -O2
targets = hello world
sources = main.c message.c
objects = main.o message.oall: $(targets)@echo "all down"$(targets): $(objects)gcc $(CFLAGS) $(objects) -o $@# main.o: main.c
# gcc -c $< -o $@
# message.o: message.c
# gcc -c $< -o $@
%.o: %.cgcc $(CFLAGS) -c $< -o $@clean :rm -rf *.o hello world
CFLAGS
,targets
…等是定义的变量,后面引用变量时需要用$(变量名)
的方式使用
下面我们重点分析下下面这个写法:
%.o: %.cgcc $(CFLAGS) -c $< -o $@
%
表示通配符 ,这里其实将$<
替换为$^
也可以正常执行而且结果一样。这里我的理解是每一个.c文件都会生成一行对应的处理,正如上面完整的makefile文件中注释掉的那一部分,对于每一行来说第一个依赖文件和所有的依赖文件来说是一样的都是对应的那个.c文件。
make 选项
-f
make命令默认使用当前目录下的Makefile
或makefile
文件,可以通过-f参数来指定要使用的makefile文件
make -f hhh.mk
用于指定使用的makefile文件
-n
-n 参数可以打印makefile要执行的执行,但实际并不执行,方便调试makefile文件
-C
-C 参数用于指定makeflie文件所在的目录
这篇关于Makefile简明使用教程的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!