嵌入式分享合集178

一、单片机中晶振的工作原理

  晶振在单片机中是必不可少的元器件，只要用到CPU的地方就必定有晶振的存在，那么晶振是如何工作的呢？

什么是晶振

    晶振一般指晶体振荡器，晶体振荡器是指从一块石英晶体上按一定方位角切下的薄片，简称为晶片。

    石英晶体谐振器，简称为石英晶振（Crystal oscillator），如下图椭圆物体。

 而在封装内部添加IC组成振荡电路的晶体元件称为晶体振荡器。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。

晶振工作原理

    石英晶体振荡器是利用石英晶体的压电效应制成的一种谐振器件，它的基本构成大致是：从一块石英晶体上按一定方位角切下薄片，在它的两个对应面上涂敷银层作为电极，在每个电极上各焊一根引线接到管脚上，再加上封装外壳就构成了石英晶体谐振器，简称为石英晶体或晶体、晶振。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。

    若在石英晶体的两个电极上加一电场，晶片就会产生机械变形。反之，若在晶片的两侧施加机械压力，则在晶片相应的方向上将产生电场，这种物理现象称为压电效应。

 如果在晶片的两极上加交变电压，晶片就会产生机械振动，同时晶片的机械振动又会产生交变电场。

    在一般情况下，晶片机械振动的振幅和交变电场的振幅非常微小，但当外加交变电压的频率为某一特定值时，振幅明显加大，比其他频率下的振幅大得多，这种现象称为压电谐振，它与LC回路的谐振现象十分相似。它的谐振频率与晶片的切割方式、几何形状、尺寸等有关。相关推荐：在MCU晶体两边各接一对地电容的原因。

    当晶体不振动时，可把它看成一个平板电容器称为静电电容C，它的大小与晶片的几何尺寸、电极面积有关，一般约几个皮法到几十皮法。当晶体振荡时，机械振动的惯性可用电感L来等效。

    一般L的值为几十豪亨到几百豪亨。晶片的弹性可用电容C来等效，C的值很小，一般只有0.0002～0.1皮法。晶片振动时因摩擦而造成的损耗用R来等效，它的数值约为100欧。

    由于晶片的等效电感很大，而C很小，R也小，因此回路的品质因数Q很大，可达1000～10000。加上晶片本身的谐振频率基本上只与晶片的切割方式、几何形状、尺寸有关，而且可以做得精确，因此利用石英谐振器组成的振荡电路可获得很高的频率稳定度。

    计算机都有个计时电路，尽管一般使用“时钟”这个词来表示这些设备，但它们实际上并不是通常意义的时钟，把它们称为计时器可能更恰当一点。

    计算机的计时器通常是一个精密加工过的石英晶体，石英晶体在其张力限度内以一定的频率振荡，这种频率取决于晶体本身如何切割及其受到张力的大小。有两个寄存器与每个石英晶体相关联，一个计数器和一个保持寄存器。

    石英晶体的每次振荡使计数器减1。当计数器减为0时，产生一个中断，计数器从保持寄存器中重新装入初始值。这种方法使得对一个计时器进行编程，令其每秒产生60次中断（或者以任何其它希望的频率产生中断）成为可能。每次中断称为一个时钟嘀嗒。

晶振在电气上可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低的频率为串联谐振，较高的频率为并联谐振。

    由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。

    这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等效为电感的频率范围很窄，所以即使其他元件的参数变化很大，这个振荡器的频率也不会有很大的变化。

    晶振有一个重要的参数，那就是负载电容值，选择与负载电容值相等的并联电容，就可以得到晶振标称的谐振频率。

    一般的晶振振荡电路都是在一个反相放大器的两端接入晶振，再有两个电容分别接到晶振的两端，每个电容的另一端再接到地，这两个电容串联的容量值就应该等于负载电容，请注意一般IC的引脚都有等效输入电容，这个不能忽略。

    一般的晶振的负载电容为15皮或12.5皮，如果再考虑元件引脚的等效输入电容，则两个22皮的电容构成晶振的振荡电路就是比较好的选择。

二、模拟信号采样与AD转换原理

Nyquist采样定理

    尽管大家都知道，但还是提一提大牛奥本海姆的《信号与系统》，来捋一捋几个点：

    带宽有限(band-limited) 采样频率大于2倍信号最高频率后可以无失真的恢复出原始信号。

    实际中，信号往往是无线带宽的，如何保证带宽有限?所以，我们在模拟信号输入端要加一个低通滤波器，使信号变成带宽有限，再使用2.5~3倍的最高信号频率进行采样。关于此我们下面将模拟数字转换过程将会看到。

    虽说是不能小于等于2倍，但选2倍是不是很好呢，理论上，选择的采样频率越高，越能无失真的恢复原信号，但采样频率越高，对后端数字系统的处理速度和存储要求也就越高，因此要选择一个折中的值。

    如果后端数字信号处理中的窗口选择过窄，采样率太高，在一个窗口内很难容纳甚至信号的一个周期，这从某方面使得信号无法辨识。

    比如，数字信号处 理的窗口大小为1024个点，采样率为50KHz，则窗口最多容纳1024*(1/50KHz)=20.48ms的信号长度，若信号的一个周期为 30ms>20.48ms，这就使得数字信号的处理窗口没法容纳一个周期信号，解决的办法就是在满足要求的前提下使用减小采样率或增加窗口长度。

AD转换

    记得有一次参加中科院计算所的实习笔试，里面就有这么一道题：模拟信号转换到数字信号要经历哪两个步骤？还好，早有准备，立刻填上了采样和量化，我们下面就来详细分析下这两个过程，但在分析之前，我们先给出一张整个过程的流图，您可以先想想为什么需要各模块。

程控放大器

    我们实际中的模拟信号都是通过传感器采集进来的，做过单片机的人应该熟知DS18B20温度传感器，不好意思，那是数字传感器，也就是说人家做传感器的时候把AD转换也放到传感器里面了。

    但这并不是普遍的情况，因为温度量是模拟信号中最容易测量的量了，而大多数的传感器并没有集成AD转换过 程，如大多数的加速度传感器、震动传感器、声音传感器、电子罗盘，甚至有的GPS(别懵了，GPS也算是一种传感器哦)等，都是模拟输出的。

    而且由于物理 制作的原因，传感器返回的电信号非常微小，一般在几mV(如果是电流，也一般在几mA)，这么微弱的信号，如果经过导线或电缆传输很容易就湮灭在噪声中。因此，我们常常见到模拟传感器的输出线都会使用套上一层塑胶的线，叫屏蔽线，如下图。

屏蔽线只能保证在信号传输到系统之前受到的干扰最小，但信号仍要经过处理才能为数字系统使用。在模拟信号(尤其是高频信号)的输入端首先要使用 低噪声放大器对信号进行放大，这个放大器有特殊的要求，一定是低噪声，我们已经知道，模拟信号信号已经非常微弱。

    如果放大器还存在一定的噪声，在噪声叠加 之后放大出来的信号可能已经不再是原信号了。既然说到低噪声，那么低噪声是如何衡量的呢?这可以通过放大器噪声系数(NF)来定。

    噪声系数定义为放大器输入信号与输出信号的信噪比。其物理含义是：信号通过放大器之后，由于放大器产生噪声，使信噪比变坏;信噪比下降的倍数就是噪声系数。噪声系数通常用dB表示。

 实际中除了考虑低噪声系数外，还要考虑放大器的带宽和频率范围以及最重要的放大增益。由于输入信号的强度可能时变，采用程序可控(程控)的放大增益保证信号能达到满度而又不会出现饱和，实际中要做到这一点还是很难的。

低通滤波器

    在Nyquist采样定理中已经提过，要满足采样定理必须要求信号带宽有限，使用大于2倍的最高信号频率采样才能保证信号的不混叠。低通滤波器的一个考虑就是使信号带宽有限，以便于后期的信号采样，这个低通滤波器是硬件实现的。

    另一方面，实际情况中我们也只会对某个频频段的信号感兴趣，低通滤波器的另一个考虑就是滤波得到感兴趣的信号。比如，测量汽车声音信号，其频率大部分在5KHz以下，我们则可以设置低通滤波器的截止频率在7KHz左右。

    程控的实现方法就是使用模拟通道选择芯片，如74VHC4051等。

    NOTES:

    在采样之前的所有电路实现方案叫信号调理电路。这样，我们就可以根据这个词到处搜索文献了。

采样及采样保持

    采样貌似有一套完整的理论，就是《数字信号处理》书中的一堆公式推导，我们这里当然不会那么去说。其实采样最核心的问题就是采样率选择的问题。

    根据实际，选择频率分辨率df 选择做DFT的点数N，因为DFT时域点数和变换后频域点数相同，则采样率可确定，Fs=N*df Fs是否满足Nyquist的采样定理?是，OK，否则增加点数N，重新计算2。

    我们希望df越小越好，但实际上，df越小，N越大，计算量和存储量随之增大。一般取N为为2的整数次幂，不足则在尾端补0。

    这里给出我的一个选择Fs的方案流程图，仅供参考。

  采样后还有一个重要的操作是采样保持(S/H)操作，采样脉冲采样后无法立刻量化，这个过程要等待很短的一个时间，硬件上一般0.几个us，等待量化器的量化。

    注意，在量化之前，所有的信号都是模拟信号，模拟信号就有很多干扰的问题需要考虑，这里只是从总体上给出我对整个过程的理解。更多细化的方案还需要根据实际信号进行研究。

量化

    我们可以先直观的看一下量化的过程：

    量化有个关键的参数，叫量化位数，在所有的AD转换芯片(如AD7606)上都能看到这个关键的参数，常见的有8bit，10bit，12bits，16bit和24bit。

   如上图，以AD7606为例，AD7606是16bit的AD芯片，量化位数指用16bit来表示连续信号的幅值。因此，考虑AD的测量范围(AD7606有两种：±5V和±10V),则AD分辨率是：

±5V: (5V-(-5V)) / (2^16) = 152 uV

±10V: (10V-(-10V)) / (2^16) = 305 uV

    量化位数越高，AD分辨率越高，习惯上，AD分辨率用常用LSB标示。

    因此，AD7606中对于某个输入模拟电压值，因为存在正负电压，若以0V为中间电压值，范围为±5V时AD转换电压可计算为：  whaosoft aiot http://143ai.com

   AD7606若使用内部参考电压，Vref=2.5V。哦对了，这又出现个参考电压。参考电压与AD量化的实现方式有关，从速度上分串行和并行，串行包括逐次逼近型，并行方式包括并行比较式，如下图(左：串行，右：并行)。AD7606是使用逐次逼近型的方式。

 AD转换芯片另外两个重要参数是转换时间(转换速率)。并行AD的转换速率比串行的要高。但并行比较的方式中电阻的精度对量化有影响。

    接着，我们还将介绍一个重要的概念：量化噪声。量化噪声对应量化信噪比，其公式如下是SNRq= (6.02N + 4.77) dB。

    其中N为量化位数对于N=12, SNRq≈ 70dB，而N=16, SNRq≈ 94dB。

    从中可以看出：每增加1bit量化位数，SNRq将提高6.02dB，在设计过程中，如果对方有信噪比的要求，则在ADC选型时就要选择合适位数的ADC芯片。

    明显的，并不是量化位数越高越好，量化位数的提高将对成本、转换速度、存储空间与数据吞吐量等众多方面提出更高的要求。同时，我们尽量提高量化噪声的前提是信号的SNR已经比较低了，如果信号的SNR比量化噪声还高，努力提高量化噪声将是舍本求末的做法。