本文主要是介绍Astera Labs拓展新领域 以专用解决方案解决数据中心连接瓶颈，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
在Aries PCIe® Smart Retimer取得成功的基础之上，Astera Labs以CXL™ 2.0解决方案进一步突破数据中心连接的带宽、容量和性能瓶颈。宣布与Intel加强合作，为数据中心承载运算及延迟敏感的工作负载提供保障
美国加州圣塔克拉拉--(美国商业资讯)--智能系统连接解决方案的先驱Astera Labs今日宣布拓展其关注领域，目的是解决以数据为中心（data-centric）的应用系统的性能瓶颈。全新的Aries Compute Express Link™（CXL™ 2.0）Smart Retimer（PT5161LX、PT5081LX）产品系列是面向低时延的CXL.io连接方案，是其布局新领域的首款解决方案，目前正积极与战略性客户进行样品验证。
Astera Labs首席执行官Jitendra Mohan表示：“随着我们拓展至CXL生态系统，Astera Labs实现了再次跃进，通过提供专用解决方案来实现复杂的异构运算与可重组的分解式系统拓扑。基于在PCI Express®（PCIe®） 4.0和5.0互连领域的领先地位，Astera Labs的Aries CXL Smart Retimer产品提供了实现全新的工作负载优化平台的无缝通道。”
急速增加的数据以及人工智能和机器学习等特定工作负载的主流化，都要求专用加速器与通用CPU在相同的主板或机架内协同工作，同时共享内存空间。CXL 2.0互连对实现此类缓存一致性的系统拓扑至关重要。
Astera Labs创始投资人Avigdor Willenz表示：“如同我们先前投资的Annapurna Labs与Habana Labs一样，Astera Labs正以专用解决方案的先驱姿态迈步前行。我相信Astera Labs最新的CXL与PCIe连接解决方案，对于在云端实现人工智能的全部潜力至关重要。”
CXL联盟总裁Barry McAuliffe表示：“作为CXL联盟的早期成员，Astera Labs积极贡献其在连接方面的专业知识，推动CXL标准的发展。很高兴看到其首款CXL芯片产品上市，支持快速成长的CXL生态系统。”
与Intel成功且持续扩大的合作，使得数据中心承载运算及延迟敏感的工作负载成为可能
Astera Labs同时宣布在Aries Smart Retimer产品系列提供全新的低延迟模式（Low Latency Mode），可与Intel Xeon Scalable处理器进行PCIe连接。此项进展是与Intel公司密切合作的成果，可进一步将PCIe链路时延降低至10ns以下，并提升以数据为中心的工作负载性能。Astera Labs是首家与Intel Xeon Scalable处理器（代号Sapphire Rapids）在PCIe 5.0接口上实现强大互连的厂商。
此外，Astera Labs发布其Equinox产品，它是适用于PCIe/CXL应用的新型即插即用Smart Retimer Add-in-Card。与Intel公司合作开发的Equinox卡和相关专用固件可简化采用Intel最新Xeon Scalable处理器开发PCIe 5.0系统。这展现了Astera Labs的一种转变，即通过其提供易用的即插即用板卡，迅速实现复杂的系统拓扑。
Intel公司企业副总裁兼数据中心工程与架构部门总经理Zane Ball表示：“PCIe Gen5和CXL是目前乃至未来在异构运算工作负载和数据中心架构的基础技术。我们正与Astera Labs等生态系统领导者合作，为即将发布的Intel Xeon Scalable平台（代号Sapphire Rapids）及其他平台大幅降低PCIe和CXL的互连延迟。”
这篇关于Astera Labs拓展新领域 以专用解决方案解决数据中心连接瓶颈的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
