IC-FPGA类-2018年中总结暨2019年flag

2023-12-06 05:48
文章标签 flag fpga 2019 2018 ic 总结暨

本文主要是介绍IC-FPGA类-2018年中总结暨2019年flag,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

2018年最后一个工作日了,简单写一篇,算是纪念吧。

2018年,这年换了工作和方向,一路跌跌撞撞走来,开通了微信公众号,到现在217个订阅,在youtube,B站建立了视频分享,在csdn,知乎建立了自己的主页,也算迈出了自己的第一步。

youtube系列视频:

https://www.youtube.com/watch?v=BhqKdtRLNu4&t=69s
在这里插入图片描述

B站系列视频:(同步)

https://www.bilibili.com/video/av37263521
在这里插入图片描述

知乎主页:

https://www.zhihu.com/people/shishu8385/activities
在这里插入图片描述

CSDN主页:

https://blog.csdn.net/shishu8385
在这里插入图片描述

2019,在开源的这条小路上,继续沿着这条路走下去,希望一切顺利。

本公众号长期聚焦于:嵌入式软件(c语言)开发,信号&电源完整性,模拟电路版图,高速模拟电路&系统协同封装(SiP)&仿真&工程实现,模拟集成电路,数字电路后端设计,数字电路设计,电源系统&芯片级(AC-DC,DC-DC),板级射频系统性能优化,硬件板级系统研发。

由于要生存,开源不等于免费,但我会尽最大努力免费,毕竟做这些,还是太耗费精力了,再者,免费的东西有时也不被重视。

2019年侧重点在于:verilog数字设计(FPGA,少量IC),软件无线电通信算法(matlab和verilog实现,基于HackRF和USRP),通信原理基础知识分享(书籍+matlab),等

基本路线设计:

数字ic,FPGA设计,进阶,简单的接口设计->状态机设计->静态时序分析->各模块设计(异步FIFO,等)算法->matlab理解通信原理->bilibili(哔哩哔哩)matlab教程->FFT原理->FFT算法->通信IC设计

争取能完成一个从零到有的一个通信系统的设计,同时伴随视频,工程,源码。

喜欢就关注我的微信公众号吧。 xiaoshi_IC

喜欢就关注我的微信公众号吧。 xiaoshi_IC

喜欢就关注我的微信公众号吧。 xiaoshi_IC

喜欢就关注我的微信公众号吧。 xiaoshi_IC

喜欢就关注我的微信公众号吧。 xiaoshi_IC
在这里插入图片描述

这篇关于IC-FPGA类-2018年中总结暨2019年flag的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/460663

相关文章

BUUCTF靶场[web][极客大挑战 2019]Http、[HCTF 2018]admin

目录   [web][极客大挑战 2019]Http 考点:Referer协议、UA协议、X-Forwarded-For协议 [web][HCTF 2018]admin 考点:弱密码字典爆破 四种方法:   [web][极客大挑战 2019]Http 考点:Referer协议、UA协议、X-Forwarded-For协议 访问环境 老规矩,我们先查看源代码

FPGA编译与部署方法全方位介绍

FPGA编译与部署是FPGA开发中的核心环节,涉及从代码编写、调试到将设计部署到FPGA硬件的全过程。这个流程需要经过创建项目、编写FPGA VI、模拟调试、编译生成比特流文件,最后将设计部署到硬件上运行。编译的特点在于并行执行能力、定制化硬件实现以及复杂的时钟管理。通过LabVIEW的FPGA模块和NI硬件,可以快速完成开发和部署,尤其适用于复杂控制与高性能数据处理系统。 1. FPG

FPGA开发:条件语句 × 循环语句

条件语句 if_else语句 if_else语句,用来判断是否满足所给定的条件,根据判断的结果(真或假)决定执行给出的两种操作之一。 if(表达式)语句; 例如: if(a>b) out1=int1; if(表达式)         语句1; else         语句2; 例如: if(a>b)out1=int1;elseout1=int2; if(表达式1) 语句1; els

2018秋招C/C++面试题总结

博主从8月中旬开始大大小小面试了十几家公司,至今也许是告一段落吧,希望后面会有好结果,因此总结记录一些C/C++方向常见的问题。和大家一起学习! 参考了互联网的各种资源,自己尝试归类整理,谢谢~ 一、C和C++的区别是什么? C是面向过程的语言,C++是在C语言的基础上开发的一种面向对象编程语言,应用广泛。 C中函数不能进行重载,C++函数可以重载 C++在C的基础上增添类,C是一个结构

FPGA开发:模块 × 实例化

模块的结构 对于C语言,其基本单元为函数。与此类似,Verilog的基本设计单元称之为"模块"(block)。对于整个项目的设计思想就是模块套模块。 一个模块由两个部分组成:一部分描述接口,一部分描述逻辑功能。 每个Verilog模块包含4个部分:端口定义、IO说明、内部信号声明、功能定义。且位于module和endmodule之间,如下: module block(a,b,c);inpu

大厂算法例题解之网易2018秋招笔试真题 (未完)

1、字符串碎片 【题目描述】一个由小写字母组成的字符串可以看成一些同一字母的最大碎片组成的。例如,“aaabbaaac” 是由下面碎片组成的:‘aaa’,‘bb’,‘c’。牛牛现在给定一个字符串,请你帮助计算这个字符串的所有碎片的 平均长度是多少。 输入描述: 输入包括一个字符串 s,字符串 s 的长度 length(1 ≤ length ≤ 50),s 只含小写字母(‘a’-‘z’) 输出描述

LabVIEW环境中等待FPGA模块初始化完成

这个程序使用的是LabVIEW环境中的FPGA模块和I/O模块初始化功能,主要实现等待FAM(Field-Programmable Gate Array Module,FPGA模块)的初始化完成,并处理初始化过程中的错误。让我们逐步分析各部分的功能: 1. Wait for FAM Initialization框架 此程序框架用于等待I/O模块成功初始化。如果在5秒钟内模块没有完成配

FPGA随记——小说 可综合和不可综合

当然我在网络上找到了些可综合和不可综合的解释 感觉也很有参考价值: https://wenda.so.com/q/1378362174074040 综合就是把你写的rtl代码转换成对应的实际电路。 比如你写代码assign a=b&c; EDA综合工具就会去元件库里拿一个二输入与门出来,然后输入端分别接上b和c,输出端接上a 假如你写了很多这样的语句 assign a=b&c; assig

vulhub GhostScript 沙箱绕过(CVE-2018-16509)

1.执行以下命令启动靶场环境并在浏览器访问 cd vulhub/ghostscript/CVE-2018-16509 #进入漏洞环境所在目录   docker-compose up -d #启动靶场   docker ps #查看容器信息 2.访问网页 3.下载包含payload的png文件 vulhub/ghostscript/CVE-2018-16509/poc.png at

Xilinx系FPGA学习笔记(五)ROM的IP核学习

系列文章目录 文章目录 系列文章目录前言ROM IP分布式ROM生成ROM配置创建COE文件 块ROM生成如何快速生成Example Design 两种ROM对比 前言 最近在学习小梅哥的xilinx型FPGA开发板,一边学习一边记录,简化整理一下笔记 ROM IP 在 Memories &Storage Elements 下可以看到有两个与 ROM 相关的