本文主要是介绍Verilog Tips 1:TestBench编写注意事项【concurrent assignment to a non-net ‘xxxx‘ is not permitted】解决，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
一个案例：
待测试模块输入输出为：
TestBench测试文件为：
一仿真，报错 concurrent assignment to a non-net ‘xxxx’ is not permitted
原因分析：
对于待测试模块的输出 “dout_7888”，在编写测试文件的时候，不能将与之交联的“dout_7888”定义为 reg 型，须改为 wire 型。
对于模块中的输出来说
即，不能以 TestBench中的 reg 型赋值给被测模块作为输出的 wire 型；
同，不能以 TestBench中的 reg 型赋值给被测模块作为输出的 reg 型；
只能以TestBench中的 wire 型赋值给被测模块作为输出的 wire 型，
对于输入来说用 reg 可行。
这篇关于Verilog Tips 1:TestBench编写注意事项【concurrent assignment to a non-net ‘xxxx‘ is not permitted】解决的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
