IP核--PLL、ROM、RAM

2023-11-09 18:30
文章标签 ip ram pll rom

本文主要是介绍IP核--PLL、ROM、RAM，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

IP核

  1. 理论知识
    IP（Intellectual Property）即知识产权，用于 ASIC 或 FPGA 中的预先设计好的电路功能模块。
    优点：提高开发效率，减少设计和调试时间，加速开发进程，降低开发成本。
    缺点：
    1. 跨平台时IP核往往不通用。
    1. IP核是黑匣子，不透明，看不到核心代码。
    1. 有些定制的 IP 核由于是不通用的，往往会有较高的收费，这也是一笔巨大的开销。

IP 核有三种不同的存在形式：HDL 语言形式，网表形式、版图形式。分别对应我们常说的三类 IP 内核：软核、固核和硬核。

1.1 软核，用硬件描述语言的形式功能块的行为，并不涉及用什么电路和电路元件实现这些行为。大多数应用于 FPGA 的 IP 内核均为软核，软核有助于用户调节参数并增强可复用性。由于不涉及物理实现，为后续设计留有很大的发挥空间，增大了 IP 的灵活性和适应性。其主要缺点是在一定程度上使后续工序无法适应整体设计，从而需要一定程度的软 IP 修正，在性能上也不可能获得全面的优化。
1.2 固核，是软核和硬核的折衷。固核是完成了综合的功能块，有较大的设计深度，以网表的形式交给客户使用。
对时序要求严格的内核（如 PCIE 接口内核），可预布线特定信号或分配特定的布线资源，以满足时序要求。
1.3 硬核，是完成提供设计的最终阶段产品——掩膜（Mask），以经过完全的布局布线的网表形式提供，这种硬核既具有可预见性，同时还可以针对特定工艺或购买商进行功耗和尺寸上的优化。缺点是缺乏灵活性、可移植性差。另外，由于无须提供寄存器转移级（RTL）文件，因而更易于实现 IP 保护。

PLL IP 核

PLL（Phase Locked Loop，即锁相环），可以对输入到 FPGA 的时钟信号进行任意分频、倍频、相位调整、占空比调整，从而输出一个期望时钟。
工作原理：
在这里插入图片描述
ref_clk参考时钟通过鉴频（FD）或鉴相（PD）器和需要比较的时钟频率或相位进行比较，然后输出进入环路滤波器（LF）控制噪声的带宽，滤掉高频噪声，使之稳定在一个值，起到将带有噪声的波形变平滑的作用。经过环路滤波器的输出连接到压控振荡器（VCO）上，环路滤波器输出的电压可以控制 VCO 输出频率的大小，环路滤波器输出的电压越大 VCO 输出的频率越高。
对于倍频和分频，是通过增加一个分频器实现。
比如倍频：
在这里插入图片描述

分频：
在这里插入图片描述

仿着实现

在实现时先创建IP核工程，然后进行设计。之后要利用该IP核时新建工程后再把IP核添加进去，然后注意变量名，要更改后和工程一样。
添加IP核到新工程里的文件是
在这里插入图片描述
代码和仿真：

module	pll
(input	wire   sys_clk,input	wire   clk_mul2,input	wire   clk_div2,input	wire   clk_phase90,input	wire   clk_ducle20,output	wire   locked
);pll_ip	pll_ip_inst
(.clk_in1	(sys_clk),.clk_out1	(clk_mul2),.clk_out2	(clk_div2),.clk_out3	(clk_phase90),.clk_out4	(clk_ducle20),.locked		(locked)
);endmodule

`timescale	1ns/1nsmodule	tb_pll();reg    sys_clk;
wire   clk_mul2;
wire   clk_div2;
wire   clk_phase90;
wire   clk_ducle20;wire   locked;initial	sys_clk = 1'b1;always #10 sys_clk = ~sys_clk;pll	pll_inst
(
. sys_clk	(sys_clk),
. clk_mul2	(clk_mul2),
. clk_div2	(clk_div2),
. clk_phase90	(clk_phase90),
. clk_ducle20	(clk_ducle20),
.locked		(locked));endmodule

仿真的结果如下：
在这里插入图片描述

ROM IP核

  1. ROM基础知识
    ROM 是只读存储器（Read-Only Memory）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除，且资料不会因为电源关闭而消失。
    在 FPGA 中通过 IP 核生成的 ROM 或 RAM调用的都是 FPGA 内部的 RAM 资源，掉电内容都会丢失。**用 IP 核生成的 ROM 模块只是提前添加了数据文件（.coe 格式），在 FPGA 运行时通过数据文件给 ROM 模块初始化，**才使得 ROM 模块像个“真正”的掉电非易失存储器。
    对于ROM初始化文件，.coe格式，里面规定了数据格式和初始化数据。
    比如：
    在这里插入图片描述

  2. Xilinx推出两种ROM IP核，单端口 ROM（Single-Port Rom）和双端口ROM（Dual-Port ROM）。对于单端口 ROM 提供一个读地址端口和一个读数据端口，只能进行读操作；双端口 ROM 与单端口 ROM 类似，区别是其提供两个读地址端口和两个读数据端口，基本上可以看做两个单口 RAM 拼接而成。
    在这里插入图片描述
    在这里插入图片描述

RAM IP核
  1. RAM基础知识
    RAM 是**随机存取存储器（Random Access Memory）**的简称，是一个易失性存储器。RAM 工作时可以随时从任何一个指定的地址写入或读出数据，同时我们还能修改其存储的数据，即写入新的数据。
  2. Xilinx 推出的 RAM IP 核分为两种类型：单端口 RAM 和双端口 RAM，双端口RAM又分为简单和真正双端口RAM。这三种可以类比单工、半双工、双工通信方式。
    单端口，读写操作共用一组地址线，读写操作不能同时进行。
    在这里插入图片描述
    简单双端口，写端口只能写不能读，而读端口只能读不能写。

在这里插入图片描述
真正双端口，有两个地址端口用于读写操作（两个读/写端口），即两个端口都可以进行读写。
在这里插入图片描述

FIFO IP 核
  1. 理论知识
    FIFO（First In First Out，即先入先出），是一种数据缓冲器，用来实现数据先入先出的读写方式，FIFO存储器没有地址线。
    FIFO 根据读写时钟是否相同，分为 SCFIFO（同步 FIFO）和 DCFIFO（异步 FIFO），SCFIFO 的读写为同一时钟，应用在同步时钟系统中；DCFIFO 的读写时钟不同，应用在异步时钟系统中。
  2. 以异步FIFO为例
    首先按照资料创建DCFIFP核，然后新建工程并添加IP核，之后和普通工程一样。
    源代码
module	dcfifo
(output wire	[15:0]	dout,output wire	empty,output wire	full,output wire	[6:0]	rd_data_count,output wire	[7:0]	wr_data_count,input wire	rd_clk,input wire	wr_clk,input wire	[7:0]	din,input wire	rd_en,input wire	wr_en);dcfifo_256x8		dcfifo_256x8_inst
(.din			(din),.dout			(dout),.empty			(empty),.full			(full),.rd_clk			(rd_clk),.rd_data_count	(rd_data_count),.rd_en			(rd_en),.wr_clk			(wr_clk),.wr_data_count	(wr_data_count),.wr_en			(wr_en)
);
endmodule

仿真代码

`timescale	1ns/1nsmodule	tb_dcfifo();wire	[15:0]	dout;
wire	empty;
wire	full;
wire	[6:0]	rd_data_count;
wire	[7:0]	wr_data_count;reg	rd_clk;
reg	wr_clk;
reg	[7:0]	din;
reg	rd_en;
reg	wr_en;
reg sys_rst_n;
reg [1:0] 	cnt_baud;
reg full_reg0;
reg full_reg1;initialbeginwr_clk = 1'b1;rd_clk = 1'b1;sys_rst_n <= 1'b0;#100sys_rst_n <= 1'b1;#100000sys_rst_n <= 1'b0;endalways #10 wr_clk = ~wr_clk;
always #20 rd_clk = ~rd_clk;//cnt_baud:计数从 0 到 3 的计数器，用于产生输入数据间的间隔
always@(posedge wr_clk or negedge sys_rst_n)if (sys_rst_n == 1'b0)cnt_baud <= 2'b0;else if (cnt_baud == 2'd3)cnt_baud <= 2'b0;elsecnt_baud <= cnt_baud + 1'b1;//wr_en,s输入数据有效标志信号，FIFO写请求信号
always@(posedge wr_clk or negedge sys_rst_n)if (sys_rst_n == 1'b0)wr_en <= 1'b0;else if (cnt_baud == 2'd3 && rd_en == 1'b0)wr_en <= 1'b1;elsewr_en <= 1'b0;//din,输入数据信号
always@(posedge wr_clk or negedge sys_rst_n)if (sys_rst_n == 1'b0)din <= 8'b0;else if (din == 8'd255 && wr_en == 1'b1)din <= 8'b0;else if (wr_en == 1'b1)din <= din + 1;//将同步于 rd_clk 时钟的写满标志信号 full 在 rd_clk 时钟下打两拍,与前面的计数周期对齐always@(posedge rd_clk or negedge sys_rst_n)if(sys_rst_n == 1'b0) beginfull_reg0 <= 1'b0;full_reg1 <= 1'b0;endelsebeginfull_reg0 <= full;full_reg1 <= full_reg0;end//rd_en:FIFO 读请求信号同步于 rd_clk
always@(posedge rd_clk or negedge sys_rst_n)if (sys_rst_n == 1'b0)rd_en <= 1'b0;else if (full_reg1 == 1'b1)rd_en <= 1'b1;else if (empty == 1'b1)rd_en <= 1'b0;dcfifo	dcfifo_inst
(.din			(din),.dout			(dout),.empty			(empty),.full			(full),.rd_clk			(rd_clk),.rd_data_count	(rd_data_count),.rd_en			(rd_en),.wr_clk			(wr_clk),.wr_data_count	(wr_data_count),.wr_en			(wr_en)
);endmodule

在这里插入图片描述
满FIFO
在这里插入图片描述
注意读出的时候，由于输出是16bit，所以输出的高八位和低八位是顺序的。
空FIFO
在这里插入图片描述

这篇关于IP核--PLL、ROM、RAM的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！


http://www.chinasem.cn/article/377835。

相关文章

STM32内部闪存FLASH（内部ROM）、IAP

STM32内部闪存FLASH（内部ROM）、IAP

1 FLASH简介  1 利用程序存储器的剩余空间来保存掉电不丢失的用户数据 2 通过在程序中编程(IAP)实现程序的自我更新 （OTA） 3在线编程（ICP把整个程序都更新掉） 1 系统的Bootloader写死了，只能用串口下载到指定的位置，启动方式也不方便需要配置BOOT引脚触发启动  4 IAP(自己写的Bootloader，实现程序升级) 1 比如蓝牙转串口，
阅读更多...
2024.9.8 TCP/IP协议学习笔记

2024.9.8 TCP/IP协议学习笔记

1.所谓的层就是数据交换的深度，电脑点对点就是单层，物理层，加上集线器还是物理层，加上交换机就变成链路层了，有地址表，路由器就到了第三层网络层，每个端口都有一个mac地址 2.A 给 C 发数据包，怎么知道是否要通过路由器转发呢？答案：子网 3.将源 IP 与目的 IP 分别同这个子网掩码进行与运算****，相等则是在一个子网，不相等就是在不同子网 4.A 如何知道，哪个设备是路由器？答案：在 A
阅读更多...
linux下查看自己的外网ip

linux下查看自己的外网ip

局域网的服务器是通过ADSL路由器连接外网的，但ADSL是从ISP运营商那儿通过动态获得IP的，那么我怎么知道自己的外网地址是多少呢? 今天得到几个办法： curl -s http://whatismyip.org wget http://whatismyip.org 然后再  cat index.html 也可以看到
阅读更多...
linux下TCP/IP实现简单聊天程序

linux下TCP/IP实现简单聊天程序

可以在同一台电脑上运行，在一个终端上运行服务器端，在一个终端上运行客户端。 服务器端的IP地址要和本地的IP相同，并分配端口号，客户端的默认设置为本地，端口号自动分配。 服务器端： #include <stdio.h>#include <stdlib.h>#include <errno.h>#include <string.h>#include <sys/types.
阅读更多...
超越IP-Adapter！阿里提出UniPortrait，可通过文本定制生成高保真的单人或多人图像。

超越IP-Adapter！阿里提出UniPortrait，可通过文本定制生成高保真的单人或多人图像。

阿里提出UniPortrait，能根据用户提供的文本描述，快速生成既忠实于原图又能灵活调整的个性化人像，用户甚至可以通过简单的句子来描述多个不同的人物，而不需要一一指定每个人的位置。这种设计大大简化了用户的操作，提升了个性化生成的效率和效果。 UniPortrait以统一的方式定制单 ID 和多 ID 图像，提供高保真身份保存、广泛的面部可编辑性、自由格式的文本描述，并且无需预先确定的布局。
阅读更多...
C# 如何同时Ping多个IP地址

C# 如何同时Ping多个IP地址

在C#中，如果需要同时ping多个IP地址，可以采用多线程或异步编程的方式来实现，以便可以同时进行多个ping操作。以下是两种常用的方法： 方法一：使用多线程（Task 或 Thread） 使用Task是更现代和推荐的方式，因为它内置了更好的线程管理和异常处理机制。以下是一个使用Task的示例，展示如何同时ping多个IP地址： using System; using System.Co
阅读更多...
JAVAEE初阶第七节（中）——物理原理与TCP_IP

JAVAEE初阶第七节（中）——物理原理与TCP_IP

系列文章目录 JAVAEE初阶第七节（中）——物理原理与TCP_IP 文章目录 系列文章目录JAVAEE初阶第七节（中）——物理原理与TCP_IP 一.应用层重点协议）1. DNS2 .NAT3. NAT IP转换过程 4 .NAPT5. NAT技术的缺陷6. HTTP/HTTPS7. 自定义协议 二. 传输层重点协议 1 .UDP协议 2.1.1 UDP协议端格式 2.1.2 UD
阅读更多...
一台电脑对应一个IP地址吗？‌探讨两台电脑共用IP的可能性

一台电脑对应一个IP地址吗？‌探讨两台电脑共用IP的可能性

在当今数字化时代，‌IP地址作为网络世界中的“门牌号”，‌扮演着至关重要的角色。‌它负责在网络上唯一标识每一台设备，‌使得数据能够在庞大的互联网中准确无误地传输。‌然而，‌对于IP地址与电脑之间的对应关系，‌许多人可能存有疑惑：‌一台电脑是否必须对应一个IP地址？‌两台电脑又是否可以共用一个IP地址呢？‌本文将深入探讨这些问题，‌带您一窥IP地址背后的奥秘。‌ 一台电脑对应一个IP地址吗？‌
阅读更多...
网络层 VII（IP多播、移动IP）【★★★★★★】

网络层 VII（IP多播、移动IP）【★★★★★★】

一、IP 多播 1. 多播的概念 多播是让源主机一次发送的单个分组可以抵达用一个组地址标识的若干目的主机，即一对多的通信。在互联网上进行的多播，称为 IP 多播（multicast , 以前曾译为组播）。 与单播相比，在一对多的通信中，多播可大大节约网络资源。假设视频服务器向 90 台主机传送同样的视频节目，单播与多播的比较如下图所示。 下图（a）是视频服务器用单播方式向 90 台主机传
阅读更多...
代码随想录刷题day24丨93.复原IP地址 ，78.子集 ， 90.子集II

代码随想录刷题day24丨93.复原IP地址 ，78.子集 ， 90.子集II

代码随想录刷题day24丨93.复原IP地址 ，78.子集 ， 90.子集II 1.题目 1.1复原IP地址 题目链接：93. 复原 IP 地址 - 力扣（LeetCode） 视频讲解：回溯算法如何分割字符串并判断是合法IP？| LeetCode：93.复原IP地址_哔哩哔哩_bilibili 文档讲解：https://programmercarl.com/0093.%E5%A4%8
阅读更多...

Copyright China编程 23002807@qq.com

沪ICP备2023033072号-2