Verilog 练习 反相器

本文主要是介绍Verilog 练习 反相器，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

//2021-11-1
//反相器
`timescale 1ns/10ps
module inv(A,Y);
output Y;
input A;assign Y=~A;endmodule//----testbench of inv------
module inv_tb;
reg aa;
wire yy;
inv  inv(.A(aa),.Y(yy));initial beginaa=0;#10	aa=1;#10	aa=0;#10	aa=1;#10	$stop;
end endmodule

这篇关于Verilog 练习 反相器的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！