pll锁相环电路原理和参数

本文主要是介绍pll锁相环电路原理和参数，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

锁相环由PD，LPF，VCO组成

锁相环是由鉴相器，低通滤波器（环路滤波器），压控振荡器组成。
在这里插入图片描述

最简单的鉴相器电路情况下可以是一个异或门。这样只要有相位不同（0/1或1/0）则会产生电压，送给LPF进而调整VCO。
在这里插入图片描述

最简单的低通滤波器可以时一个RC电路，低频输出，高频从电容处通过而不输出。
在这里插入图片描述

PLL倍频分频是由DIV控制的

pll是锁相环，就是能锁定相位，使输出信号和输入信号相位相同。
当需要分频或倍频使可在反馈回路中加DIV分频器，其中的系数m/n，就是分频或倍频因子。
当需要输出和输入有一定相位差时还可以在反馈回路中加个移相器。
在这里插入图片描述
分频器相对简单，使用计数器使两个周期输出一个周期就实现了2分频。
倍频的话可以使用pll，将DIV设置为2分频，这样输出就是2倍频了。

参考链接：
https://www.sohu.com/a/210854645_465219
https://www.analog.com/cn/analog-dialogue/articles/phase-locked-loop-pll-fundamentals.html#
https://blog.csdn.net/u010203275/article/details/81200615
https://blog.csdn.net/qq_33194301/article/details/103681263?utm_medium=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai2-1.control&dist_request_id=&depth_1-utm_source=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai2-1.control
一些公式没有补充，可从参考链接中找到，我还没有理解，所以不能给出解释。
感觉公式大部分是从频域角度考虑的，这块我不熟啊