数电实验中设计数字钟所用到的代码详细版(Verilog语言来实现)

本文主要是介绍数电实验中设计数字钟所用到的代码详细版(Verilog语言来实现),希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档

文章目录

  • 前言
  • 一、模6计数器的代码:
  • 二、模10计数器的代码
  • 三、模60计数器的代码
  • 四、模24计数器的代码
  • 五、显示控制电路模块代码
  • 六、1khz和250khz时钟输出实现的代码
  • 七、数字钟的实现代码
  • 八、引脚设置:
  • 总结


前言

提示:这里可以添加本文要记录的大概内容:
这里主要展现实现数字钟的重要步骤的代码,有需求者自取。我们利用的是quartus II软件来实现。

一、模6计数器的代码:

module counter6(
input clk,rstn,ce,
output reg[3:0]counter6,
output tc6);assign tc6=(counter6==4'd5);
always @(posedge clk)
beginif(!rstn)counter6 = 4'd0;else if(~ce)counter6<=counter6;else if(counter6>=4'd5)counter6<=4'd0;elsecounter6<=counter6+1'b1; 
end 
endmodule 

仿真:
在这里插入图片描述

二、模10计数器的代码


module counter10(
input clk,rstn,ce,
output reg[3:0]counter10,
output tc10);assign tc10=(counter10==4'd9);
always @(posedge clk)
beginif(!rstn)counter10 = 4'd0;else if(~ce)counter10<=counter10;else if(counter10>=4'd9)counter10<=4'd0;elsecounter10<=counter10+1'b1; 
end 
endmodule 

仿真:
在这里插入图片描述

三、模60计数器的代码

这里需要调用上面模6和模10模块,故而应该将他们放到同一个工程下。

module counter60(
input clk,rstn,ce,
output [7:0]counter60,
output tc60);
wire tc10,tc6;
wire ce1;
counter6 u1(
.clk(clk),
.rstn(rstn),
.ce(ce1),
.counter6(counter60[7:4]),
.tc6(tc6));counter10 u2(
.clk(clk),
.rstn(rstn),
.ce(ce),
.counter10(counter60[3:0]),
.tc10(tc10));assign ce1=(counter60[3:0]==4'h9)&ce;//29的时候能保持
assign tc60=(tc10&tc6);
endmodule 

仿真:
在这里插入图片描述

四、模24计数器的代码

这里也需要调用模10和模6的模块,应该将他们放到同一个工程下面

module counter60(
input clk,rstn,ce,
output [7:0]counter60,
output tc60);
wire tc10,tc6;
wire ce1;
counter6 u1(
.clk(clk),
.rstn(rstn),
.ce(ce1),
.counter6(counter60[7:4]),
.tc6(tc6));counter10 u2(
.clk(clk),
.rstn(rstn),
.ce(ce),
.counter10(counter60[3:0]),
.tc10(tc10));assign ce1=(counter60[3:0]==4'h9)&ce;//29的时候能保持
assign tc60=(tc10&tc6);
endmodule 

仿真:
在这里插入图片描述

五、显示控制电路模块代码

module segdis(
input clk,rstn,
input [3:0]dig6,dig5,dig4,dig3,dig2,dig1,
output reg[6:0]dig_out,
output reg[5:0]dig_cs);
always@(posedge clk)
begin 
if(!rstn)dig_cs  <= 6'b111110;
else 	    dig_cs <= {dig_cs[4:0],dig_cs[5]};
end 
reg [3:0]dig_num;
always@(*)begin
case(dig_cs)
6'b111110:dig_num<=dig1;
6'b111101:dig_num<=dig2;
6'b111011:dig_num<=dig3;
6'b110111:dig_num<=dig4;
6'b101111:dig_num<=dig5;
6'b011111:dig_num<=dig6;
default:  dig_num<=dig6;
endcase
end 
always@(*)begin
case(dig_num)
4'd0:dig_out=7'b111_1110;
4'd1:dig_out=7'b011_0000;
4'd2:dig_out=7'b110_1101;
4'd3:dig_out=7'b111_1001;
4'd4:dig_out=7'b011_0011;
4'd5:dig_out=7'b101_1011;
4'd6:dig_out=7'b001_1111;
4'd7:dig_out=7'b111_0000;
4'd8:dig_out=7'b111_1111;
4'd9:dig_out=7'b111_1011;
default:dig_out=7'b111_1011;
endcase
end
//1 clk dig_cs
// mux dig6-dig1==>dig
//显示译码
endmodule 

六、1khz和250khz时钟输出实现的代码

  • 1khz:
module clock_div_1hz(
input clk,rstn,
output reg clk1hz);
reg [25:0] cnt1hz;always@(posedge clk)begin 
if(~rstn)begin cnt1hz <=26'd0;clk1hz <=1'b1;end
else if(cnt1hz>=26'd24999999)begin cnt1hz <=26'd0;clk1hz <= ~clk1hz;end
else begincnt1hz <=cnt1hz +1'b1;clk1hz <=clk1hz;end
end 
endmodule 
  • 250khz:
module clock_div_1hz(
input clk,rstn,
output reg clk1hz);
reg [25:0] cnt1hz;always@(posedge clk)begin 
if(~rstn)begin cnt1hz <=26'd0;clk1hz <=1'b1;end
else if(cnt1hz>=26'd24999999)begin cnt1hz <=26'd0;clk1hz <= ~clk1hz;end
else begincnt1hz <=cnt1hz +1'b1;clk1hz <=clk1hz;end
end 
endmodule 

七、数字钟的实现代码

这里需要调用前面的模24,模60,显示模块,1KHZ,250KHZ模块一块实现

module top(
input clk,rstn,en,
output [6:0]dig_out,
output [5:0]dig_cs);wire clk1;
wire clk2;
wire [7:0]counter24;
wire [7:0]counter60m;
wire [7:0]counter60s;
wire en1;
wire en2;
wire tc60s;
wire tc60m;
clock_div_250k u1(
.clk(clk),.rstn(rstn),.clk250khz(clk1));counter24 u3(
.clk(clk2),
.rstn(rstn),
.ce(en2),
.counter24(counter24));clock_div_1hz u4(
.clk(clk),
.rstn(rstn),
.clk1hz(clk2));
counter60 u5(.clk(clk2),
.rstn(rstn),
.ce(en1),
.counter60(counter60m),
.tc60(tc60m));
counter60 u6(.clk(clk2),
.rstn(rstn),
.ce(en),
.counter60(counter60s),
.tc60(tc60s));
segdis u2(
.clk(clk1),.rstn(rstn),.dig6(counter24[7:4]),.dig5(counter24[3:0]),.dig4(counter60m[7:4]),.dig3(counter60m[3:0]),
.dig2(counter60s[7:4]),.dig1(counter60s[3:0]),.dig_out(dig_out),.dig_cs(dig_cs));
assign en1=tc60s&en;
assign en2=tc60s&tc60m&en;endmodule 

八、引脚设置:

在这里插入图片描述

总结

本文主要展现了实现数字钟模块的几步重要代码,有需要者自取。

这篇关于数电实验中设计数字钟所用到的代码详细版(Verilog语言来实现)的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/1034565

相关文章

如何为Yarn配置国内源的详细教程

《如何为Yarn配置国内源的详细教程》在使用Yarn进行项目开发时,由于网络原因,直接使用官方源可能会导致下载速度慢或连接失败,配置国内源可以显著提高包的下载速度和稳定性,本文将详细介绍如何为Yarn... 目录一、查询当前使用的镜像源二、设置国内源1. 设置为淘宝镜像源2. 设置为其他国内源三、还原为官方

最详细安装 PostgreSQL方法及常见问题解决

《最详细安装PostgreSQL方法及常见问题解决》:本文主要介绍最详细安装PostgreSQL方法及常见问题解决,介绍了在Windows系统上安装PostgreSQL及Linux系统上安装Po... 目录一、在 Windows 系统上安装 PostgreSQL1. 下载 PostgreSQL 安装包2.

python实现svg图片转换为png和gif

《python实现svg图片转换为png和gif》这篇文章主要为大家详细介绍了python如何实现将svg图片格式转换为png和gif,文中的示例代码讲解详细,感兴趣的小伙伴可以跟随小编一起学习一下... 目录python实现svg图片转换为png和gifpython实现图片格式之间的相互转换延展:基于Py

Python利用ElementTree实现快速解析XML文件

《Python利用ElementTree实现快速解析XML文件》ElementTree是Python标准库的一部分,而且是Python标准库中用于解析和操作XML数据的模块,下面小编就来和大家详细讲讲... 目录一、XML文件解析到底有多重要二、ElementTree快速入门1. 加载XML的两种方式2.

C 语言中enum枚举的定义和使用小结

《C语言中enum枚举的定义和使用小结》在C语言里,enum(枚举)是一种用户自定义的数据类型,它能够让你创建一组具名的整数常量,下面我会从定义、使用、特性等方面详细介绍enum,感兴趣的朋友一起看... 目录1、引言2、基本定义3、定义枚举变量4、自定义枚举常量的值5、枚举与switch语句结合使用6、枚

Java的栈与队列实现代码解析

《Java的栈与队列实现代码解析》栈是常见的线性数据结构,栈的特点是以先进后出的形式,后进先出,先进后出,分为栈底和栈顶,栈应用于内存的分配,表达式求值,存储临时的数据和方法的调用等,本文给大家介绍J... 目录栈的概念(Stack)栈的实现代码队列(Queue)模拟实现队列(双链表实现)循环队列(循环数组

C++如何通过Qt反射机制实现数据类序列化

《C++如何通过Qt反射机制实现数据类序列化》在C++工程中经常需要使用数据类,并对数据类进行存储、打印、调试等操作,所以本文就来聊聊C++如何通过Qt反射机制实现数据类序列化吧... 目录设计预期设计思路代码实现使用方法在 C++ 工程中经常需要使用数据类,并对数据类进行存储、打印、调试等操作。由于数据类

Python实现图片分割的多种方法总结

《Python实现图片分割的多种方法总结》图片分割是图像处理中的一个重要任务,它的目标是将图像划分为多个区域或者对象,本文为大家整理了一些常用的分割方法,大家可以根据需求自行选择... 目录1. 基于传统图像处理的分割方法(1) 使用固定阈值分割图片(2) 自适应阈值分割(3) 使用图像边缘检测分割(4)

Android实现在线预览office文档的示例详解

《Android实现在线预览office文档的示例详解》在移动端展示在线Office文档(如Word、Excel、PPT)是一项常见需求,这篇文章为大家重点介绍了两种方案的实现方法,希望对大家有一定的... 目录一、项目概述二、相关技术知识三、实现思路3.1 方案一:WebView + Office Onl

C# foreach 循环中获取索引的实现方式

《C#foreach循环中获取索引的实现方式》:本文主要介绍C#foreach循环中获取索引的实现方式,本文给大家介绍的非常详细,对大家的学习或工作具有一定的参考借鉴价值,需要的朋友参考下吧... 目录一、手动维护索引变量二、LINQ Select + 元组解构三、扩展方法封装索引四、使用 for 循环替代