ModelSim - INTEL FPGA STARTER EDITION

2024-06-05 07:32

本文主要是介绍ModelSim - INTEL FPGA STARTER EDITION,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

ModelSim - INTEL FPGA STARTER EDITION

 使用modelsim starter版本进行仿真,提示有错误信息,但无法定位,双击也不弹出错误提示:这时需要确定可能是lisence问题,代码超过了10000行,虽然本身设置并不大,但是加上altera的库之后就有可能出现这个问题。此时我尽量减少例化模块尝试,发现可以仿真成功。具体限制对比如下:

https://www.intel.cn/content/www/cn/zh/software/programmable/quartus-prime/model-sim.html

   说明实际最终问题后来找到了,有一个error信息一直眼瞎没看到*/-,有一个信号的类型定义错误应该是wire。那么来说10000行的代码基本够我们正常使用了,实际上无需破解免费版我觉得入门学习是够用了。目前我还没有遇到过代码量过大的限制,不过我想代码一多仿起来也慢,不如一个模块一个模块仿真。

这篇关于ModelSim - INTEL FPGA STARTER EDITION的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/1032451

相关文章

DDS信号的发生器(验证篇)——FPGA学习笔记8

前言:第一部分详细讲解DDS核心框图,还请读者深入阅读第一部分,以便理解DDS核心思想 三刷小梅哥视频总结! 小梅哥https://www.corecourse.com/lander 一、DDS简介         DDS(Direct Digital Synthesizer)即数字合成器,是一种新型的频率合成技术,具有低成本、低功耗、高分辨率、频率转换时间短、相位连续性好等优点,对数字信

[FPGA][基础模块]跨时钟域传播脉冲信号

clk_a 周期为10ns clk_b 周期为34ns 代码: module pulse(input clk_a,input clk_b,input signal_a,output reg signal_b);reg [4:0] signal_a_widen_maker = 0;reg signal_a_widen;always @(posedge clk_a)if(signal_a)

xilinx FPGA 串口设计笔记

xilinx FPGA  串口设计笔记 在设计中,需要用 FPGA 读取 GPS 内部的信息,GPS 的通信方式为串口,所以在 FPGA 中移植了串口程序。 本次移植的程序源代码是特权的串口程序,本以为移植应该很快就能完成, 但其中还是 出了一写小问题,耽误了不少的时间,下面将问题进行一个总结! 以下是串口的时序: 在设计中,耽误时间最长的问题就是数据老是出错,为了找出问题

FPGA学习网站推荐

FPGA学习网站推荐 本文首发于公众号:FPGA开源工坊 引言 FPGA的学习主要分为以下两部分 语法领域内知识 做FPGA开发肯定要首先去学习相应的编程语言,FPGA开发目前在国内采用最多的就是使用Verilog做开发,其次还有一些遗留下来的项目会采用VHDL做开发,现在有一部分公司也开始使用System Verilog做开发。当然还有极少一部分公司会采用HLS,SpinalHDL,C

FPGA结构相关简介

一、芯片分类     ​FPGA属于数字芯片的一种,下面是根据世界半导体贸易统计协会WSTS的一个半导体分类,可以看到FPGA所属的类别。 二、FPGA的发展史     ​下图为FPGA的发展历史 三、FPGA的结构分类 下面是从三个角度进行划分 四、参考资料 《FPGA原理与结构》——天野英晴

FPGA代码规则检查工具

FPGA代码规则检查工具有: 1.Synopsys公司的Spyglass 2.Novas公司的nlint 3.Synopsys公司的Leda

FPGA前仿工具

1.Menter 公司的Modelsim,Questasim 2.Synopsys公司的VCS 3.Cadence公司的IUS:NC_verilg; IES:irun;Xcelium:xrun

FPGA静态时序分析工具

1.Xilinx FPGA 使用Vivado 2.Altera FPGA 使用Quartus 3.Actel FPGA 使用Libero 4.Lattice FPGA使用Diamond 5.Synopsys 公司的Prime Time 6.Cadence 公司的Pearl

FPGA复位方式

1.同步复位:如果复位脉冲宽度小于时钟周期,系统识别不到 2.异步复位:如果复位释放在时钟有效沿附近,容易产生亚稳态 3.异步复位同步释放:推荐使用

FPGA主要的供应商

FPGA主要的供应商有 1.Altera公司 2.Xllinx公司 3.Actel公司 4.Lattic公司