先进工艺的DPT技术

2024-06-04 14:12
文章标签 技术 先进 工艺 dpt

本文主要是介绍先进工艺的DPT技术，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

“2.5GHz频率 hierarchy DVFS低功耗A72培训”

图片

2.5GHz 12nm 景芯A72 upf DVFS 后端实战训练营！随到随学！

课程采用hierarchy/partition flow，先完成单核A72实战，然后完成A72 TOP实战！训练营简介：

  • Instance：315万

  • Gate count：2600万

  • Frequency:  2.5GHz

  • Power domain：7个，hierarchy UPF设计

  • EDA工具有VCS/Fusion Compiler/VCLP

  • EDA工具有innovus/Starrc/PT/Voltus/formality/LEC/Calibre

  • EDA工具有Redhawk-sc全网首发python版

图片

  • 授课形式：视频+文档+上机实践，真实项目flow，一对一答疑！

  • ICer加班太多，项目采用视频模式，随到随学！

景芯A72训练营您将掌握以下知识：

  • 掌握hierarchy UPF文件编写，掌握Flatten UPF文件编写、UPF验证。本项目采用hierarchy UPF方式划分了7个power domain、voltage domain。

  • 掌握power switch cell，包括SWITCH TRICKLE、SWITCH HAMMER。掌握低功耗cell的用法，选择合适的isolation cell、level shifter等低功耗cell。

  • 掌握Power gating，Clock gating设计技术。

  • 掌握Multi-VT设计技术，本项目时钟树都是ULVT，动态功耗小，skew小。

  • 掌握DVFS技术，ss0p9 2.5GHz、ss0p72 2.0GHz,，其中sram不支持ss0p63。要做ss0p63的话，给sram vddm单独一个0p7v的电源即可。

    图片

  • 掌握multibit cell的用法，本项目CPU里面的mb高达95%，选择合适的multibit cell得到超高的CPU利用率。INNOVUS里面一般不做mb的merge和split。所以前后一样的，一般综合做multibit的merge split。

图片

  • 根据TOP Floorplan DEF进行CPU子系统的partition以及pin assignment。

  • Top的Power stripe的规划及其push down。

  • SpecifyBlackBox，将CPU core镜像partition。

  • 手动manual cut the BlackBox的方法，掌握复杂的floorplan设计方法经验。

  • VerifyPowerDomain，检查低功耗划分以及UPF的正确性。

  • Pin assignment，根据timing的需求进行合理的pin脚排布，并解决congestion问题。

  • 掌握Timing budget。

  • 掌握利用Mixplace实战CPU的自动floorplan，掌握AI的floorplan方法学。

图片

  • 掌握Fusion compiler DCG，利用fusion compiler来完成DCG综合，进一步优化timing与congestion。

  • 掌握hierarchy ICG的设计方法学，实战关键ICG的设置与否对timing的重大影响。

  • 掌握Stapling技术，实战power switch cell的布局和特殊走线的方法学，掌握CPU子系统的powerplan规划及实现，保证CPU子系统和顶层PG的alignment。

    图片

  • 掌握CPU子系统和TOP的时序接口优化。掌握TOP isolation cell的placement以及isolation cell input电学特性检查。

  • 掌握TOP和CPU子系统的clock tree Balance优化处理，common clock path处理。时钟树结构trace和时钟树评价。

  • CPU子系统的DRC/LVS检查

  • TOP系统的DRC/LVS检查

  • Hierarchy & Flatten LVS检查原理及实现方法

  • 静态时序分析&IR-Drop

  • DMSA flow

  • 根据Foundry的SOD（signoff doc）的Timing signoff标准建立PT环境。

  • Star RC寄生抽取及相关项检查

  • Timing exception分析，包括set_false_path、set_multicyle_path解析。

  • PT timing signoff的Hierarchical和Flatten Timing检查

  • PT和PR timing的差异分析、Dummy insertion和with dummy的Timing分析

  • IR-Drop分析

    图片

训练营部分文档：

图片

DPT技术，即Double Patterning Technology。这是在20nm以下制程中出现的一种新技术。大家知道，随着芯片工艺尺寸不断减小，每层金属(metal)的间距也变得越来越小，传统的光刻技术已经无法保证设计要求的精确性。为了解决这个问题，我们在刻同一层metal的时候， 用两套掩膜板(mask)加以区别，如下图所示：

图片

double pattern就是先进工艺下底层金属/poly加工制造的一种技术，先进工艺下DUV光刻机光的波长已经无法直接刻出很小的尺寸（宽度或者间距），会形成如下图所示金属短接的问题。

图片

所以可以用两层甚至更多层mask来制造一层金属，如下图所示，所以可以看到版图中有红色和绿色（但看一种颜色，它们的间距光刻是可以加工的）。

图片

那我们如何给这一 metal 层上的 routing 分配 mask 呢？这要根据 lef 里面SAMEMASK rule 的定义，

–SPACING… SAMEMASK

–SPACING… ENDOFLINE … SAMEMASK … 

–SPACINGTABLEPARALLELRUNLENGTH SAMEMASK … 

–EOLEXTENSIONSPACING… SAMEMASK …

举个简单的spacing rule例子，如果两条相邻的wire之间的距离小于我们 这里的定义，那说明这两条wire需要分配到不同的掩膜板。

景芯训练营同学问，在M3增加电源的strip后，需要将其连接到M10上，不能通过via连接吗，而是选择stapling？stapling的作用是什么？

答：这里和doublepattern有关，越是先进工艺要求越严格。当然12nm是可以不需要stapling。stapling和viapillar差不多，可以理解为在doublepaterrn下，不可以使用宽metal，那这时，我们的power怎么接？总不能只接一个via吧。invs提供一stapling这种画一小段一小段metal的方法给我们。

以上就是今天分享的内容，如果您和小编一样渴求进步，想掌握芯片设计全流程，欢迎加入小编知识星球，疯狂成长，一起进步！早日成为芯片大佬！

图片

景芯SoC v3.0芯片全流程培训

景芯SoC v3.0重磅升级！手把手教您搭建SoC，从入门到进阶，带您掌握熟悉架构、算法、设计、验证、DFT、后端全流程低功耗！直播视频不定期升级！让您快速超越同龄人！报名微信：13541390811

 

景芯全流程课程如下：

  • 景芯SoC设计   直播视频+文档+实战+一对一辅导（价格不到同行1/6）

  • 景芯SoC验证   直播视频+文档+实战+一对一辅导（价格不到同行1/6）

  • 景芯SoC中端   直播视频+文档+实战+一对一辅导（价格不到同行1/6）

  • 景芯SoC后前   直播视频+文档+实战+一对一辅导（价格不到同行1/6）

进阶课程：

  • 12nm 2.5GHz A72 低功耗DVFS实战培训（价格不到同行1/2）

  • DDR4/3项目实战培训（价格不到同行1/2）

芯片Design Service设计服务介绍：

  • 提供SoC、MCU、ISP、CIS等芯片设计、验证、DFT设计服务

  • 提供DDR/PCIE/MIPI/CAN/USB/ETH/QSPI/UART/I2C等IP设计

  • 提供5nm、7nm、12nm、28nm、40nm、55nm、65nm、90nm等后端设计

  • 提供高校、企业定制化芯片设计服务、设计培训业务

另外，小编知识星球分享芯片设计、验证、DFT、后端全流程知识以及大量技术文档，欢迎大家加入讨论学习，共同进步！

图片

景芯SoC v3.0芯片全流程实战训练营的宗旨：

手把手教您掌握SoC算法、设计、验证、DFT、后端全流程低功耗！

景芯SoCv3.0，是一款用于【芯片全流程实战培训】的低功耗多媒体SoC！

景芯SoC系统分为三个层次的功耗管理，并集成低功耗RISC-V处理器，集成ITCM SRAM、DTCM SRAM，集成MIPI、ISP、USB、QSPI、UART、I2C、GPIO等IP，采用SMIC40工艺流片。

图片

(一)SoC设计课程，您将学会

  • 高速接口的Verilog设计实现

  • 从图像算法到RTL设计实现

  • MIPI、ISP的Verilog实现与仿真

  • Lint、CDC检查及UVM验证

  • 后仿真

仅设计一门课程内容就抵得上其他培训机构的5-6门课程，价格仅其1/6

(二)SoC验证课程，您将学会

  • SoC子系统的UVM环境搭建

  • SoC子系统的UVC环境搭建

  • SoC子系统的VIP环境搭建

  • SoC子系统的DMA SRAM UVM联合验证

  • SoC子系统的UART UVM验证

  • SoC子系统的I2C UVM验证

  • SoC子系统的QSPI UVM验证

  • SoC子系统的C驱动验证（该部分放在设计课程部分）

仅验证一门课程内容就抵得上其他培训机构的3-4门课程，价格仅其1/6

(三)SoC中端课程，您将学会

  • DFT设计(芯片级)

  • Synthesis逻辑综合(芯片级）

  • 低功耗UPF设计、CLP技术

  • formal验证等技术

仅中端一门课程内容就抵得上其他培训机构的4-5门课程，价格仅其1/6

(四)SoC后端课程，您将学会

  • 低功耗设计

  • 布局布线(低功耗FF flow)

  • StarRC/QRC

  • STA/Tempus

  • 功耗分析

  • DRC/LVS设计

仅后端一门课程内容就抵得上其他培训机构的3-4门课程，价格仅其1/6

ISP图像处理

  •    dpc - 坏点校正

    图片

  •    blc - 黑电平校正 

    图片

  •    bnr - 拜耳降噪

  •    dgain - 数字增益 

  • 图片

  •    demosaic - 去马赛克

    图片

  •    wb - 白平衡增益 

  •    ccm - 色彩校正矩阵 

  •    csc - 色彩空间转换 (基于整数优化的RGB2YUV转换公式)

  •    gamma - Gamma校正 (对亮度基于查表的Gamma校正)

  •    ee - 边缘增强

    图片

  •    stat_ae - 自动曝光统计 

  •    stat_awb - 自动白平衡统计

CNN图像识别

图片

支持手写数字的AI识别：

图片

仿真结果：仿真识别上图7、2、1、0、4、1、4、9

图片

景芯SoC 3.0 ISP：

图片

图片

景芯SoC V3.0 DFT方案：

图片

以上就是今天分享的内容，如果您和小编一样渴求进步，想掌握芯片设计全流程，欢迎加入小编知识星球，疯狂成长，一起进步！早日成为芯片大佬！

图片

这篇关于先进工艺的DPT技术的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！


http://www.chinasem.cn/article/1030293。

相关文章

【专题】2024飞行汽车技术全景报告合集PDF分享（附原数据表）

【专题】2024飞行汽车技术全景报告合集PDF分享（附原数据表）

原文链接： https://tecdat.cn/?p=37628 6月16日，小鹏汇天旅航者X2在北京大兴国际机场临空经济区完成首飞，这也是小鹏汇天的产品在京津冀地区进行的首次飞行。小鹏汇天方面还表示，公司准备量产，并计划今年四季度开启预售小鹏汇天分体式飞行汽车，探索分体式飞行汽车城际通勤。阅读原文，获取专题报告合集全文，解锁文末271份飞行汽车相关行业研究报告。 据悉，业内人士对飞行汽车行业
阅读更多...
金融业开源技术 术语

金融业开源技术 术语

金融业开源技术  术语 1  范围 本文件界定了金融业开源技术的常用术语。 本文件适用于金融业中涉及开源技术的相关标准及规范性文件制定和信息沟通等活动。
阅读更多...
AI(文生语音)-TTS 技术线路探索学习:从拼接式参数化方法到Tacotron端到端输出

AI(文生语音)-TTS 技术线路探索学习:从拼接式参数化方法到Tacotron端到端输出

AI(文生语音)-TTS 技术线路探索学习:从拼接式参数化方法到Tacotron端到端输出 在数字化时代，文本到语音（Text-to-Speech, TTS）技术已成为人机交互的关键桥梁，无论是为视障人士提供辅助阅读，还是为智能助手注入声音的灵魂，TTS 技术都扮演着至关重要的角色。从最初的拼接式方法到参数化技术，再到现今的深度学习解决方案，TTS 技术经历了一段长足的进步。这篇文章将带您穿越时
阅读更多...
系统架构设计师： 信息安全技术

系统架构设计师： 信息安全技术

简简单单 Online zuozuo： 简简单单 Online zuozuo 简简单单 Online zuozuo 简简单单 Online zuozuo 简简单单 Online zuozuo ：本心、输入输出、结果 简简单单 Online zuozuo ： 文章目录 系统架构设计师： 信息安全技术前言信息安全的基本要素：信息安全的范围：安全措施的目标：访问控制技术要素：访问控制包括：等保
阅读更多...
前端技术(七)——less 教程

前端技术(七)——less 教程

一、less简介 1. less是什么？ less是一种动态样式语言，属于css预处理器的范畴，它扩展了CSS语言，增加了变量、Mixin、函数等特性，使CSS 更易维护和扩展LESS 既可以在 客户端 上运行 ，也可以借助Node.js在服务端运行。 less的中文官网:https://lesscss.cn/ 2. less编译工具 koala 官网 http://koala-app.
阅读更多...
Spring的设计⽬标——《Spring技术内幕》

Spring的设计⽬标——《Spring技术内幕》

读《Spring技术内幕》第二版，计文柯著。 如果我们要简要地描述Spring的设计⽬标，可以这么说，Spring为开发者提供的是⼀个⼀站式的轻量级应⽤开发框架（平台）。 作为平台，Spring抽象了我们在 许多应⽤开发中遇到的共性问题；同时，作为⼀个轻量级的应⽤开发框架，Spring和传统的J2EE开发相⽐，有其⾃⾝的特点。 通过这些⾃⾝的特点，Spring充分体现了它的设计理念：在
阅读更多...
java线程深度解析（六）——线程池技术

java线程深度解析（六）——线程池技术

http://blog.csdn.net/Daybreak1209/article/details/51382604 一种最为简单的线程创建和回收的方法： [html]  view plain copy new Thread(new Runnable(){                @Override               public voi
阅读更多...
java线程深度解析（二）——线程互斥技术与线程间通信

java线程深度解析（二）——线程互斥技术与线程间通信

http://blog.csdn.net/daybreak1209/article/details/51307679      在java多线程——线程同步问题中，对于多线程下程序启动时出现的线程安全问题的背景和初步解决方案已经有了详细的介绍。本文将再度深入解析对线程代码块和方法的同步控制和多线程间通信的实例。 一、再现多线程下安全问题 先看开启两条线程，分别按序打印字符串的
阅读更多...
【电子通识】半导体工艺——保护晶圆表面的氧化工艺

【电子通识】半导体工艺——保护晶圆表面的氧化工艺

在文章【电子通识】半导体工艺——晶圆制造中我们讲到晶圆的一些基础术语和晶圆制造主要步骤：制造锭(Ingot)、锭切割(Wafer Slicing)、晶圆表面抛光(Lapping&Polishing)。         那么其实当晶圆暴露在大气中或化学物质中的氧气时就会形成氧化膜。这与铁(Fe)暴露在大气时会氧化生锈是一样的道理。 氧化膜的作用         在半导体晶圆
阅读更多...
SSM项目使用AOP技术进行日志记录

SSM项目使用AOP技术进行日志记录

本步骤只记录完成切面所需的必要代码 本人开发中遇到的问题： 切面一直切不进去，最后发现需要在springMVC的核心配置文件中中开启注解驱动才可以，只在spring的核心配置文件中开启是不会在web项目中生效的。 之后按照下面的代码进行配置，然后前端在访问controller层中的路径时即可观察到日志已经被正常记录到数据库，代码中有部分注释，看不懂的可以参照注释。接下来进入正题 1、导入m
阅读更多...

Copyright China编程 23002807@qq.com

沪ICP备2023033072号-2