来自群友的疑难杂症（加杨老师V信：PCB206 可入群）：有群友反馈了一个关于高速信号走线的问题,  一则是担心信号质量，能不能走表层的问题？二则是担心高速信号走表层有EMC问题，担心产品EMC过不了或者出现电磁干扰。 针对第一个问题杨老师给的答复是： 高速信号肯定是可以走外层的. 至于什么时候可以走，什么时候不可以走，还是要视具体项目的设计情况而定  不能一概而论。 大家知道海思很多平

前文：今晚忙碌了一天，终于有时间去学习，偶然看到了差分走线相对于单端走线的优点。（原文链接： https://blog.csdn.net/qq_39350681/article/details/88018194）我一开始是觉得很有道理的。但是今天想了想，差模阻抗随着耦合程度的不同发生变化。那变化究竟是怎么样的呢，是变大还是变小，变化程度又是多少。 其实差模阻抗的表述也是错误的，在信号完整性与电源